Investitionschancen in der KI-Leiterplattenfertigung: Technologische Anforderungen
Nach Angaben von 36 Kr verschiebt KI-Serverhardware die Leiterplatte in Bereiche mit deutlich höherer Lagenzahl, HDI-Ordnung und Verlustanforderung.
Für die Fertigung ist nicht die prognostizierte Marktgröße entscheidend, sondern die Konsequenz auf dem Querschliff: mehr Presszyklen, mehr Mikrovias, engere Prozessfenster. Der Bericht beschreibt damit eine Belastungsverschiebung vom Layout in Materialsystem, Bohrprozess, Metallisierung und Inspektion.
Lagenzahl erhöht die Fehlerkopplung
36 Kr ordnet klassische Serverplatinen mit 14 bis 20 Lagen ein. Für GPU-Rechenplatinen der DGX-H100-Generation nennt der Bericht 16 bis 18 Lagen bei HDI sechster Ordnung; UBB-Platinen liegen bei 26 bis 28 PTH-Lagen. Für GB200 und GB300 werden 20 bis 22 Lagen bei HDI sechster bis achter Ordnung genannt.
Die Kennzahl allein reicht nicht. Mit jeder zusätzlichen Lage steigen Registrierfehler, Harzflussrisiko, Z-Achsen-Ausdehnung und die Zahl potenzieller Via-Ausfälle. Bei HDI sechster bis achter Ordnung entscheidet nicht der nominale Lagenaufbau, sondern die Wiederholbarkeit der Laserbohrung, die Kupferverteilung in gestapelten Mikrovias und die Qualität der Grenzflächen nach mehreren Laminierzyklen.
Wenn die Lagenzahl steigt, muss die Freigabe deshalb Querschliffe über die kritischen Via-Strukturen enthalten. Zu prüfen sind Füllgrad, Knee-Struktur, Anschluss an den Target Pad sowie Delamination und Resin Recession. Eine elektrische Endprüfung erkennt diese Mechanismen nur begrenzt.
Materialfreigabe wird zur Hochfrequenzprüfung
Der Bericht beschreibt einen Wechsel von FR-4-Materialien der Klassen M4/M5 bei traditionellen Servern zu M4/M6 für 112G-PAM4-Anwendungen. Für GB200 und GB300 werden M7/M8-Ultra-Low-Loss-CCL genannt. Die für die zweite Jahreshälfte 2026 angeführte Rubin-Generation soll vollständig M8/M9-Materialien einsetzen und 224G-PAM4 unterstützen.
Damit verschiebt sich die Spezifikation. Der Tg-Wert bleibt relevant, ist aber keine ausreichende Freigabegröße. Bei diesen Signalraten müssen Dielektrizitätskonstante und Verlustfaktor über Charge, Pressprofil und Harzgehalt stabil bleiben. Ebenso kritisch sind Dk-Asymmetrien im Lagenaufbau, Glasgewebeeffekte und die Rauheit des Kupfers. Ein niedriges Datenblatt-Df ersetzt keine Messung am realen Aufbau.
Für den Einkauf folgt daraus ein klarer Prüfpunkt: CCL nicht ausschließlich nach Materialklasse freigeben. Erforderlich sind belastbare Daten zur Hochfrequenzperformance des konkreten Prepreg-Core-Systems sowie eine Zuordnung zum vorgesehenen Presszyklus. Materialwechsel ohne aktualisierte Impedanz- und Querschliffprüfung erhöhen das Risiko verdeckter Serienstreuung.
Der Engpass liegt in der Prozesskette
36 Kr nennt Bohren, Belichtung, Galvanik und Inspektion als zentrale Ausrüstungssegmente. Diese Einordnung ist technisch schlüssig: Die Fehlerkette eines hochlagigen HDI-Aufbaus endet nicht beim Laminieren. Laserbohrung definiert die Via-Geometrie. Galvanik definiert die Kupferverteilung. AOI und Röntgenprüfung müssen Fehlerbilder erfassen, bevor sie als intermittierende Ausfälle im Feld erscheinen.
Der Verweis von Moomoo auf eine Erholung der globalen PCB-Industrie und auf höherwertige Materialien bleibt dagegen ohne weitere technische Daten. Für Fertiger und OEMs ist deshalb nicht die Marktformulierung maßgeblich. Maßgeblich sind Freigabeprotokolle: Materialcharge, Lagenaufbau, Pressfenster, Mikrovia-Querschliff, metallisierte Durchkontaktierung und Hochfrequenzmessung müssen als zusammenhängender Datensatz bewertet werden.
Die relevante Frage lautet nicht, ob KI mehr Leiterplatten benötigt. Sie lautet, ob der gewählte Aufbau bei steigender HDI-Ordnung und sinkendem Verlustbudget reproduzierbar gefertigt und geprüft werden kann.
