Layout der Leiterplatte: Intern erstellen oder auslagern?

Sie markieren nur den Punkt, an dem eine Fehlkalkulation beginnt.

Das Layout einer Leiterplatte ist keine Zeichenarbeit. Es definiert Rückstrompfade, Impedanzen, thermische Kopplungen, Kriechstrecken, Fertigungsreserven und Testbarkeit. Ein Fehler im Schaltplan kann lokal bleiben. Ein Fehler im Stack-up oder im Fan-out eines Fine-Pitch-BGA verteilt sich über die gesamte Baugruppe. Die Entscheidung zwischen internem Leiterplattenlayout und Auslagerung muss daher an Auslastung, Technologieprofil und nachweisbarer Prüftiefe hängen. Nicht an der Annahme, ein CAD-Arbeitsplatz ersetze Layout-Erfahrung.

Wirtschaftliche Kalkulation: Fixkosten gegen externe Stunden

Ein internes Team erzeugt Kosten, bevor die erste Leiterbahn verlegt ist. Neben dem Gehalt fallen EDA-Lizenzen, Wartung, Schulungen, Bibliothekspflege, Versionsverwaltung, Rechnerhardware und Prüfaufwand an. Bei professionellen Systemen liegen Subskriptionen pro Arbeitsplatz im Bereich von etwa 3.850 bis 7.500 US-Dollar jährlich. Kauflizenzen bewegen sich typischerweise zwischen 7.000 und 9.000 US-Dollar; dazu kommen jährliche Wartungskosten von 17 bis 22 Prozent.

Diese Positionen sind nicht isoliert zu betrachten. Eine Lizenz ohne belastbare Bauteilbibliothek verkürzt keine Entwicklungszeit. Ein Layout-Designer ohne Zugriff auf reale Fertigungsparameter erzeugt keine DFM-fähigen Gerber-Daten. Und eine interne Abteilung, die nur sporadisch komplexe Multilayer bearbeitet, hält die nötige Routine für HDI-Strukturen, kontrollierte Impedanzen oder Mikrovia-Übergänge nicht automatisch vor.

Die Vergleichsrechnung darf nicht mit „Gehalt gegen Stundensatz“ enden. Ein externer Satz von 85 € wird teuer, wenn das Lastenheft unvollständig ist, Footprints ungeprüft übergeben werden und jede Rückfrage einen neuen Abstimmungszyklus auslöst. Umgekehrt kann ein internes Team hohe Leerlaufkosten erzeugen, wenn die Entwicklungsprojekte in Schüben eintreffen oder der Anteil anspruchsvoller Layouts zu gering bleibt.

Für eine belastbare Kalkulation braucht es drei Werte:

1. Netto-Layoutstunden pro Jahr. Nicht Vertragsstunden. Gemeint sind Stunden, die nach Meetings, Bibliothekspflege, Dokumentation, Reviews und interner Administration tatsächlich für Platzierung, Routing und Datenaufbereitung verbleiben.

2. Technologieanteil der Projekte. Eine zweilagige Steuerplatine mit großen Rastermaßen ist keine Referenz für ein sechslagiges Design mit DDR-Speicher, BGA und differentiellen 100-Ohm-Paaren.

3. Kosten eines Fehlers nach Datenfreigabe. Ein falsches Landpattern, eine unberücksichtigte Fräsrestriktion oder ein thermisch blockierter Anschluss kostet nicht nur eine Layoutkorrektur. Es folgen neue Fertigungsdaten, neue Leiterplatten, Bestückung und erneute Inbetriebnahme.

Die Kosten eines Layouts stehen nicht im Angebot. Sie stehen in den Korrekturschleifen nach dem ersten Fertigungslos.

Bei hohem, gleichmäßigem Projektvolumen kann ein internes Team wirtschaftlich sein. Vorausgesetzt, es verfügt über belastbare Designregeln, gepflegte Bibliotheken und einen verbindlichen DFM-Prozess. Bei unregelmäßiger Auslastung, zeitkritischen Kapazitätsspitzen oder seltenen Hochtechnologie-Layouts verschiebt sich die Rechnung häufig zugunsten externer Ressourcen.

Kapazitätsmanagement und Know-how: Die Technologie entscheidet

Die Frage „Leiterplatte intern erstellen oder entwerfen lassen?“ wird oft als Organisationsfrage gestellt. In der Praxis ist sie eine Frage der physikalischen Randbedingungen.

Ein internes Team ist im Vorteil, wenn Produktarchitektur, Bauteilbibliotheken und Änderungslogik stabil sind. Besonders bei Produktfamilien mit vielen Varianten reduziert eine zentrale Bibliothek Fehler. Gleiches gilt für Baugruppen, deren Besonderheiten sich nicht vollständig in einer Spezifikation abbilden lassen: etablierte Testadapter, langjährig eingeführte Steckverbinder, mechanische Zwangspunkte oder interne Freigabeprozesse.

Ein externer Layout-Spezialist ist im Vorteil, wenn das Projekt eine Kompetenz fordert, die intern nur selten benötigt wird. Dazu gehören:

• HDI-Aufbauten mit gestapelten oder versetzten Mikrovias, bei denen Bohrfolge, Fülltechnik und Lagenwechsel bereits vor dem Routing festgelegt werden müssen.
• Kontrollierte Impedanzen, bei denen Leiterbahnbreite, Kupferenddicke, Prepreg-Pressung, Dielektrizitätskonstante und Bezugslage als gemeinsames System behandelt werden.
• Dichte BGA-Fan-outs, bei denen Via-in-Pad, Pad-Füllung, Planarität und Lötprozess nicht nachträglich korrigiert werden können.
• Hochstrombereiche mit definiertem Temperaturanstieg, ausreichender Kupferquerschnittsreserve und klarer Trennung von empfindlichen Messreferenzen.
• Mischtechnologien mit starren und flexiblen Bereichen, bei denen Biegeradius, Kupferausführung, Coverlay-Übergang und Neutralfaser nicht als mechanische Nebensache behandelt werden dürfen.
• Baugruppen mit hohen Anforderungen an elektromagnetische Verträglichkeit, bei denen die Lage von Stitching-Vias, Rückstromunterbrechungen und Schirmanschlüssen messbar auf das Verhalten wirkt.

Der Zugang zu einem Spezialisten ersetzt jedoch keine technische Führung auf Auftraggeberseite. Wer ein PCB-Layout-Outsourcing als Übergabe von Schaltplan und Bauteilliste versteht, kauft Koordination nach Stunden. Der Dienstleister benötigt eindeutige Randbedingungen: Ziel-Lagenaufbau, Fertigerfähigkeit, Oberflächenfinish, Minimalstrukturen, zulässige Via-Technologien, definierte Impedanzen, Bauteilhöhen, Keep-out-Zonen, Teststrategie und Freigabestatus der Bibliotheken.

Die zentrale Schnittstelle ist nicht die Layoutdatei. Sie ist das Regelwerk.

Ein Layoutauftrag ohne priorisierte Regeln führt zu impliziten Entscheidungen. Der Layoutdienstleister entscheidet dann beispielsweise, ob ein differenzielles Paar über einen Lagenwechsel geführt wird, wie weit Kupfer von der Kontur entfernt bleibt oder ob ein Pad thermisch angebunden wird. Diese Entscheidungen können technisch korrekt sein und dennoch nicht zum Fertigungsprozess, zur EMV-Strategie oder zum Testkonzept des Auftraggebers passen.

DFM, DFA und DFC: Der Mehrwert liegt in der Fehlervermeidung

Externe Dienstleister werben häufig mit DFM, DFA und DFC. Die Begriffe sind nur dann relevant, wenn daraus konkrete Layoutregeln und nachprüfbare Befunde entstehen.

DFM, Design for Manufacturing, betrifft die Herstellbarkeit der unbestückten Leiterplatte. Dazu zählen Mindestleiterbahnbreiten, Abstände, Bohrdurchmesser, Restringe, Lötstoppmaskenstege, Kupferverteilung, Konturabstände und der Lagenaufbau. Eine DFM-Prüfung erkennt keine elektrische Funktion. Sie erkennt, ob ein Design mit dem vorgesehenen Fertigungsprozess stabil produzierbar ist.

DFA, Design for Assembly, betrifft die Bestückung. Das umfasst Bauteilabstände, Orientierung, Pastendruck, thermische Anbindung, Lötzugang, Schatteneffekte bei hohen Bauteilen und die Positionierung von Fiducials. Ein QFN-Pad kann im CAD formal korrekt sein und im Reflow dennoch Lötdefekte erzeugen, wenn Paste, Thermal-Vias und Exposed-Pad-Geometrie nicht zusammenpassen.

DFC, Design for Cost, bewertet Kostenfolgen der technischen Entscheidung. Ein zusätzlicher Lagenwechsel, Blind Vias, gefüllte Vias, enge Toleranzen oder eine ungünstige Panelausnutzung erhöhen nicht abstrakt die Kosten. Sie verändern den Fertigungsprozess. DFC setzt deshalb Fertigungswissen voraus, nicht nur Erfahrung mit Designregeln.

Ein belastbarer externer Dienstleister liefert nicht lediglich fertige Gerber-Daten. Er dokumentiert die Konflikte, die im Layout aufgetreten sind: nicht erfüllte Abstände, kritische Bauteilnähen, Rückfragen zur Kontur, Abweichungen von Standard-Footprints, Impedanzannahmen und offene Fertigungsrestriktionen. Fehlt diese Spur, ist die Prüfung nicht reproduzierbar.

Der Kantenabstand ist ein typischer Prüfpunkt

Kupfer nahe der Leiterplattenkante ist kein Detail. Bei geritzten V-Cut-Kanten sollte der Abstand von Leiterbahnen oder Kupfer zur Kante mindestens 1,0 mm betragen. Bei gefrästen Konturen liegt der Mindestabstand bei 0,5 mm. Diese Werte stehen nicht für jede Baugruppe absolut. Sie markieren eine robuste Ausgangslage für die Datenaufbereitung.

Werden diese Abstände unterschritten, steigen Risiken bei Nutzentrennung, Fräsprozess und mechanischer Belastung. Kritisch wird es bei Masseflächen, die bis an die Kontur gezogen wurden, bei Steckverbindern nahe der Bruchkante und bei Außenlagen mit feinen Strukturen. Im Querschliff oder an der gebrochenen Kante zeigt sich dann, ob die Reserve real vorhanden war.

Ein internes Team kann solche Regeln ebenso konsequent anwenden wie ein Dienstleister. Der Unterschied entsteht durch Prozessdisziplin: Werden Regeln vor dem Routing festgelegt, automatisiert geprüft und vor der Fertigungsfreigabe dokumentiert? Oder werden Verstöße erst sichtbar, wenn der Leiterplattenhersteller Rückfragen stellt?

DFM beginnt vor der ersten Leiterbahn. Nach dem Routing ist DFM häufig nur noch Schadensbegrenzung.

IPC-2221 und IPC-7351: Standards sind der gemeinsame Nenner, nicht die vollständige Spezifikation

Bei einer externen Vergabe müssen technische Regeln unabhängig von Personen lesbar sein. IPC-2221 bildet dafür eine Grundstruktur. Der Standard behandelt allgemeine Anforderungen an den Leiterplattenentwurf, unter anderem Leiterbahndimensionierung, Abstände und Isolationsstrecken. Für SMT-Landpatterns und Footprints ist IPC-7351 die relevante Referenz.

Diese Standards ersetzen keine projektspezifische Spezifikation. Sie definieren keine vollständige Antwort auf die Frage, ob ein bestimmtes BGA mit einer bestimmten Ball-Pitch-Konfiguration, einer bestimmten Via-Strategie und einem bestimmten Lagenaufbau wirtschaftlich und zuverlässig herstellbar ist.

Bei starren Multilayern ergänzt IPC-2222 die Betrachtung. Die Symmetrie des Lagenaufbaus und die Kontrolle des Verzugs sind keine kosmetischen Anforderungen. Unsymmetrische Kupferverteilung, ungleichmäßige Prepreg-Anteile und einseitig dominierende Flächen erzeugen Spannungen beim Pressen und im thermischen Zyklus. Das Ergebnis kann Verzug sein. Bei feinen Steckverbindern, BGA-Gehäusen oder automatisierter Bestückung ist das ein Funktionsrisiko.

Für die Zusammenarbeit zwischen internem Entwicklungsteam und externem Layoutbüro sollte mindestens Folgendes vor dem Start festgelegt sein:

• freigegebene Schaltplandaten mit eindeutigen Netzklassen und differentiellen Paaren;
• eine Footprint-Bibliothek mit Revisionsstand, Pin-1-Markierung, Courtyard und verbindlicher Zuordnung zu den Bauteilen;
• mechanische Daten einschließlich Kontur, Bohrungen, Aussparungen, Höhenrestriktionen und Befestigungspunkten;
• Fertigungsparameter des vorgesehenen Leiterplattenherstellers statt generischer Minimalwerte;
• Vorgaben zu Lagenaufbau, Zielimpedanzen, Bezugslagen und zulässigen Via-Typen;
• Bestückvorgaben zu Fiducials, Nutzentrennung, Bauteilorientierung, Pastenfenstern und Testpunkten;
• klare Definition, welche Regelverletzungen zulässig sind und wer diese schriftlich freigibt.

Der kritische Punkt liegt in der Hierarchie. Eine mechanische Sperrfläche kann eine elektrische Vorgabe übersteuern. Eine EMV-Anforderung kann eine optimierte Bauteilplatzierung erzwingen. Eine Kostenrestriktion kann eine HDI-Via-Struktur ausschließen. Ohne Prioritätensystem entscheidet das Layout unter widersprüchlichen Anforderungen. Das ist keine belastbare Entwicklungssteuerung.

Datenqualität: Das Layout kann nur so korrekt sein wie seine Eingaben

Ein externer Dienstleister erhält häufig Daten, die innerhalb der Entwicklungsabteilung als „nahezu fertig“ gelten. Für die Layoutfreigabe reicht das nicht.

Typische Fehlerquellen liegen vor dem Routing:

• Footprints wurden aus Herstellerdaten übernommen, ohne Pad-Geometrie, Lötstoppmaske und Pastenlage gegen den Bestückprozess zu prüfen.
• Symbol und Footprint besitzen zwar dieselbe Pinzahl, aber eine falsche Pinzuordnung oder spiegelverkehrte Orientierung.
• Die Stückliste enthält Alternativbauteile mit abweichender Gehäusehöhe, Pad-Geometrie oder Pinbelegung.
• Der Schaltplan enthält Netzbezeichnungen, aber keine Regeln für Strompfade, Impedanzen, Rückstromführung oder Sicherheitsabstände.
• Mechanikdaten stammen aus einem frühen Gehäusestand. Steckverbinder, Taster oder Befestigungsbohrungen kollidieren später mit dem realen Einbauraum.
• Der Leiterplattenhersteller wird erst nach Abschluss des Layouts eingebunden. Seine Minimalwerte passen dann nicht zum erzeugten Design.

Bei internem Leiterplattenlayout werden solche Mängel oft schneller erkannt, weil die Wege zwischen Konstruktion, Hardwareentwicklung und Fertigung kurz sind. Das gilt allerdings nur, wenn die Abteilung diese Wege tatsächlich nutzt. Ein internes Layoutbüro, das isoliert arbeitet und ungeprüfte Bibliotheken übernimmt, produziert dieselben Fehler wie ein schlecht geführter externer Auftrag.

Beim Auslagern muss die Datenprüfung formaler sein. Das ist kein Bürokratieproblem. Es reduziert Schleifen. Ein definierter Datenübergabestatus verhindert, dass ein Dienstleister mit einem veralteten Schaltplan routet, während intern bereits eine geänderte Bauteilvariante diskutiert wird.

Sinnvoll ist eine feste Abfolge: Schaltplanfreigabe, Bauteil- und Footprint-Freigabe, Platzierungsfreigabe, Routingfreigabe, Fertigungsdatenfreigabe. Jede Stufe benötigt einen klaren Verantwortlichen. Änderungen nach einer Freigabe müssen als Änderung geführt werden, nicht als Kommentar in einer E-Mail.

Risikomanagement: Haftung ersetzt keine technische Kontrolle

Die vertragliche Haftung eines externen Dienstleisters ist individuell zu regeln. Daraus folgt keine technische Sicherheit. Selbst eine sauber formulierte Vereinbarung verkürzt weder Lieferzeiten noch repariert sie eine fehlerhafte erste Leiterplattenserie.

Entscheidend ist die Abgrenzung der Verantwortlichkeiten. Der Auftraggeber verantwortet typischerweise die funktionale Richtigkeit des Schaltplans, die Bauteilauswahl, die Systemanforderungen und die Freigabe der Zieltechnologie. Der Layoutdienstleister verantwortet die korrekte Umsetzung dieser Vorgaben in den vereinbarten Datenformaten und die dokumentierte Meldung von Zielkonflikten. Der Leiterplattenhersteller verantwortet die Fertigbarkeit innerhalb der bestätigten Parameter. Die Bestückung verantwortet den Montageprozess. Zwischen diesen Ebenen entstehen die Fehler.

Ein sauberer Auftrag für PCB-Layout-Outsourcing enthält deshalb keine pauschale Formulierung wie „fertigungsfertiges Layout“. Er definiert überprüfbare Lieferobjekte:

1. native CAD-Daten mit lesbarem Revisionsstand;

2. Fertigungsdaten für Leiterplatte und Bestückung;

3. Lagenaufbau mit Materialannahmen und Kupfergewichten;

4. Bohrtabelle, Impedanzvorgaben und definierte Via-Strukturen;

5. DFM- und Regelprüfprotokoll mit dokumentierten Ausnahmen;

6. Pick-and-Place-Daten und Bestückungsunterlagen für die Produktion;

7. klare Verantwortungsabgrenzung und definierte Freigabepunkte zwischen Auftraggeber, Dienstleister und Leiterplattenhersteller.

Wer nur die Lieferobjekte vertraglich festschreibt, aber die Datentiefe nicht prüft, hat ein Dokument, aber keine Kontrolle. Eine wirksame Steuerung verlangt, dass dieselben Objekte in einem Review gegengezeichnet werden, bevor sie in die Fertigung gehen. Dazu gehören Stichproben an kritischen Netzen, eine Plausibilisierung der Impedanzvorgaben gegen den Lagenaufbau und die Kontrolle, ob alle Konflikte aus dem DFM-Bericht geschlossen oder bewusst akzeptiert wurden.

Die Frage nach internem Leiterplattenlayout oder externer Vergabe fällt nicht in einem Meeting. Sie entsteht über Monate, oft erst nach dem ersten fehlerhaften Fertigungslos. Wer sie zu früh nur nach dem Preis beantwortet, sieht ausschließlich die Stundenzahl. Wer sie zu spät stellt, hat bereits in Lizenzen, Werkzeuge oder Dienstleister investiert, die zum eigenen Projektportfolio nicht passen. Belastbar wird die Entscheidung erst, wenn Auslastung, Technologieprofil, Datenqualität und Risikoteilung zusammen betrachtet werden. Die Zahl von 81.000 € und die Zahl von 85 € sind dann nur noch zwei Werte in einer Rechnung, die mehr Faktoren enthält als Köpfe und Stunden.