Leiterplatte erstellen: Was unser DFM-Testlauf zeigt
Neun generische DFM-Profile kennt der IPC-Rahmen – aus drei Leistungsklassen und drei Herstellbarkeitsstufen. Das klingt nach sauberer Systematik.
In der Praxis wird daraus oft ein Ausweichmanöver: Das Entwicklungsteam verweist auf IPC, der Einkäufer auf den Zielpreis, der Leiterplattenhersteller auf seine „Standardtechnologie“. Und zwischen diesen drei Wahrheiten liegt die Ausschussquote.
Wer eine Leiterplatte erstellen will, braucht nicht zuerst ein schöneres Layout, sondern einen nüchternen Abgleich mit der realen Fabrikfähigkeit. Ein DFM-Testlauf ist genau dieser Moment der Wahrheit. Er zeigt nicht, ob ein CAD-System attraktive Kupferflächen zeichnen kann. Er zeigt, ob aus den Daten ein wiederholbar produzierbares Produkt wird – mit vertretbarer Ausbeute, belastbarer Lieferzeit und ohne stillschweigende Sonderfreigaben in der CAM-Abteilung.
Der wirtschaftliche Haken ist banal und gerade deshalb teuer: Ein Layout kann alle internen Regeln des Entwicklungsteams erfüllen und trotzdem beim vorgesehenen Fertiger eine Kostenfalle sein. Denn dessen Prozessfenster, Materialverfügbarkeit, Bohrtechnik, Lagenaufbauten und Prüfstrategie stehen in keinem generischen Design Rule Check des CAD-Werkzeugs.
DFM ist keine Höflichkeitsprüfung vor der Bestellung. Es ist die Kalkulationsprüfung für die spätere Serie.
Der DFM-Testlauf beginnt, bevor das Leiterplattenlayout „fertig“ ist
Die verbreitete Reihenfolge ist falsch: Schaltung entwickeln, Leiterplattenlayout erstellen, Gerber-Daten exportieren, Angebot einholen, dann auf die Rückfragen der CAM-Abteilung warten. Das ist kein Workflow, sondern ein kontrollierter Übergang von Entwicklungskosten in Beschaffungskosten.
Ein sauberer DFM-Testlauf gehört in die Phase, in der Topologie, Lagenzahl, Bauraum und Stack-up noch verhandelbar sind. Genau dort lassen sich Entscheidungen treffen, die später nicht nur technische, sondern kaufmännische Folgen haben:
- Eine zusätzliche Lage kann die Signalintegrität verbessern, aber zugleich Materialkosten, Durchlaufzeit und die Zahl qualifizierter Lieferquellen verändern.
- Eine Via-Technologie kann Routing-Probleme elegant lösen, die Fertigung aber in eine Sonderprozessklasse schieben.
- Ein sehr enger Abstand mag auf dem Bildschirm plausibel aussehen. Wenn er beim gewählten Fertiger nur mit reduziertem Prozessfenster läuft, steigt nicht „ein wenig“ das Risiko – es sinkt die Ausbeute.
- Eine exotische Materialforderung kann für ein einzelnes Projekt technisch berechtigt sein. Ohne belastbares Obsoleszenzmanagement wird sie dennoch zur Versorgungslast über die gesamte Produktlaufzeit.
Der DFM-Testlauf untersucht daher nicht nur einzelne Mindestwerte. Er vergleicht das gesamte Konstruktionspaket mit dem, was die konkrete Fertigung tatsächlich beherrscht: Leiterbahnbreiten und -abstände, Lagenzahl, Platinengröße, Kupfergewichte, Bohr- und Via-Technologien sowie die Anforderungen an Kontur, Lötstopp und Oberflächen.
Das klingt selbstverständlich. Ist es aber nicht. Viele Konstruktionen werden noch immer gegen abstrakte „Standardwerte“ freigegeben. Standard für wen? Für einen Prototypendienstleister mit einem eng geführten Standardpool? Für eine europäische Serienfertigung? Für einen asiatischen Volumenlieferanten, dessen Preis nur gilt, solange keine technische Rückfrage auftaucht? Diese Unterschiede verschwinden in der Angebotsphase erstaunlich zuverlässig – und tauchen in der Serienanlaufphase wieder auf.
Was ein DFM-Testlauf tatsächlich finden soll
Ein brauchbares DFM-Werkzeug analysiert Gerber-, NC- und intelligente Fertigungsdaten auf Inhalte, die Ausschuss, Nacharbeit oder Verzögerungen auslösen können. Die operative Prüfung konzentriert sich typischerweise auf folgende Punkte:
1. Kontur und Nutzenlogik
Stimmen Außenkontur, Innenausschnitte, Fräswege und Trennstege? Eine Kontur ist keine dekorative Linienzeichnung. Sie definiert, wie die Platte gespannt, geroutet, vereinzelt und später bestückt wird.
2. Leiterzüge, Kupferinseln und offene Strukturen
Unterbrochene Leiterzüge, unbeabsichtigte Kurzschlüsse, isolierte Kupferflächen oder thermisch problematische Anbindungen sind keine exotischen Fehler. Sie entstehen gerade dann, wenn Änderungen unter Zeitdruck „nur noch schnell“ eingepflegt werden.
3. Bohrdaten und Via-Konzept
Bohrdurchmesser, Positionen, Bohrlagenpaare und die gewählte Via-Architektur müssen zusammenpassen. Blind- und Buried-Vias sind kein Qualitätsmerkmal. Sie sind eine Prozessentscheidung mit direktem Einfluss auf Kosten, Ausschussrisiko und Lieferantenbasis.
4. Lötstopp- und Pastendaten
Maskenöffnungen, Stege zwischen Pads und Pastenlagen werden gern als Detail behandelt. In der SMT-Linie entscheidet dieses Detail jedoch mit über Lötqualität, Nacharbeit und Yield.
5. Lagenaufbau und Referenzflächen
Ein Stack-up ist nicht bloß eine Aufstellung von Prepreg und Kernmaterial. Für schnelle Signale, definierte Impedanzen und Rückstrompfade ist er Teil der elektrischen Funktion. Wird er erst nach dem Routing konkretisiert, hat das Design seine eigene Grundlage untergraben.
Der entscheidende Punkt: Ein DFM-Bericht ist kein Urteil mit grünem Haken oder rotem Kreuz. Er ist eine Prioritätenliste. Nicht jeder Hinweis ist gleich teuer, nicht jede Abweichung gleich kritisch. Wer alle Meldungen mechanisch behandelt, erzeugt Bürokratie. Wer sie ignoriert, erzeugt Reklamationen.
Datenintegrität: Gerber ist nicht das Problem, unklare Absicht ist es
„Gerber ist veraltet“ gehört zu den Sätzen, die in Meetings intelligent wirken und selten weiterhelfen. Gerber bleibt ein etablierter Fertigungsstandard, sofern die Datensätze vollständig, konsistent und eindeutig sind. Die aktuelle Gerber-Spezifikation in Revision 2026.05 führt mit Attributen zudem Informationen mit, die über die bloße Bildbeschreibung hinausgehen.
Gerber X2 kann etwa übermitteln, ob eine Datei die obere Lötstoppmaske beschreibt oder ob ein Pad als Bauteilpad, Via oder Fiducial gedacht ist. Das ändert die Geometrie nicht. Es reduziert aber Interpretationsspielraum in der CAM-Vorbereitung. Und Interpretationsspielraum ist in der Elektronikfertigung kein Service, sondern ein Kostenrisiko.
Ein vollständiges klassisches Datenpaket enthält üblicherweise je Kupferlage eine Gerber-Datei, dazu Gerber-Dateien für Lötstoppmasken und Bestückungsdruck sowie Excellon-Dateien für die jeweiligen Bohrlagenpaare. Hinzu kommen mindestens eindeutige Vorgaben für Lagenaufbau, Endoberfläche, Material, Kontur und gegebenenfalls definierte Impedanzen.
Die Alternative sind intelligente Fertigungsformate, die Netzlisten, Stack-up-Informationen, Bauteildaten und Fertigungsattribute strukturierter transportieren können. Das ist grundsätzlich sinnvoll. Aber auch hier gilt die Fabrik-Realität: Ein Datenformat ersetzt keine Abstimmung über Verantwortlichkeiten. Wer gibt den Lagenaufbau frei? Welche Daten sind führend, wenn Gerber, Stückliste und Zeichnung widersprechen? Wer darf eine CAM-Anpassung genehmigen?
| Datenansatz | Stärke im DFM-Testlauf | Typische Schwachstelle |
|---|---|---|
| Klassischer Gerber-Satz mit Bohrdaten | Weit verbreitet, visuell eindeutig prüfbar, robust im Fertigungsalltag | Kontextinformationen können fehlen oder in separaten Dokumenten verstreut sein |
| Gerber X2 | Zusätzliche Attribute für Lagenfunktionen und Objekttypen, weniger Deutungsarbeit in CAM | Hilft nur, wenn Export, Benennung und Empfängerseite die Attribute sauber verarbeiten |
| Intelligentes Fertigungsformat | Kann Konstruktion, Netzliste, Bauteil- und Stack-up-Daten konsistenter bündeln | Kein Selbstläufer: Toolkette, Freigabeprozess und Fertigerintegration müssen passen |
Der beste Export ist daher nicht der modernste, sondern derjenige, der beim konkreten Fertiger ohne Rückübersetzung und ohne Ratespiel verarbeitet wird. Ein hochautomatisierter Datensatz, den der Empfänger erst in einen vertrauten CAM-Prozess zurückführen muss, spart keine Zeit. Er verlagert nur Arbeit in eine schlechter dokumentierte Ecke der Lieferkette.
Jede fehlende Information wird in der CAM-Abteilung durch Annahmen ersetzt. Annahmen sind im Angebot billig und in der Serie teuer.
Der letzte Blick vor der Freigabe
Bevor Gerber-Daten exportiert und an die Fertigung gegeben werden, gehört ein unabhängiger visueller und regelbasierter Check zum Pflichtprogramm. Nicht aus Misstrauen gegen das CAD-System, sondern weil Datenübergaben Fehler erzeugen können, die im Projekt selbst unsichtbar bleiben.
Zu prüfen sind insbesondere:
- die Leiterplattenkontur einschließlich Fräsungen, Schlitzen und Innenausschnitten;
- offene, unterbrochene oder unerwartet kurzgeschlossene Leiterzüge;
- Lötstoppmaskenöffnungen und mögliche Maskenstege zwischen feinen Pads;
- Pastenlagen, insbesondere bei Bauteilen mit engem Pad-Raster;
- Bohrdurchmesser, Bohrpositionen und die Zuordnung zu den vorgesehenen Lagenpaaren;
- eindeutige Dateinamen und die Vermeidung konkurrierender „final_final_neu“-Stände;
- eine klare, mit dem Fertiger abgestimmte Spezifikation für Material, Kupferaufbau, Oberfläche und Prüfanforderungen.
Der letzte Punkt wird regelmäßig unterschätzt. Ein CAM-Operator kann Geometrie bewerten. Er kann aber nicht erraten, welche elektrische oder thermische Absicht hinter einer Kupferverteilung steht. Eine stillschweigende Optimierung im Datenaufbereitungsprozess mag die Fertigbarkeit erhöhen – und gleichzeitig die Funktion verändern. Das ist keine zulässige Prozessroutine, sondern ein Freigabethema.
IPC schafft einen Rahmen, keine Lieferfähigkeit
IPC-2221C, veröffentlicht 2023, ist der generische Standard für den Leiterplattenentwurf. IPC-6012F definiert Leistungs- und Qualifikationsanforderungen für starre Leiterplatten. Für flexible Anwendungen existieren mit IPC-2223E und IPC-6013E eigene Bezugspunkte. Das sind wichtige Orientierungssysteme, keine Ersatzteile für eine Lieferantenvereinbarung.
Der IPC-Rahmen beschreibt neun generische DFM-Profile: die Kombination aus den Leistungsklassen 1, 2 und 3 mit den Herstellbarkeitsstufen A, B und C. Abgedeckt werden Kupfergewichte von 0,125 bis 6 oz auf Innen- und Außenlagen. Das hilft, Designanforderungen in eine strukturierte Sprache zu übersetzen.
Aber es löst nicht das Kernproblem: Ein Standard definiert nicht automatisch die aktuelle Prozessfähigkeit eines konkreten Werks. Ein Fertiger kann bestimmte Technologien grundsätzlich anbieten und dennoch für eine bestimmte Kombination aus Material, Kupfergewicht, Liefertermin und Losgröße keine wirtschaftlich stabile Route haben.
Genau hier trennt sich das technisch Machbare vom kaufmännisch Vernünftigen.
| Fragestellung | IPC-Rahmen beantwortet sie | Der konkrete Fertiger muss sie beantworten |
|---|---|---|
| Welche Leistungsklasse ist anzustreben? | Ja, als übergeordnete Qualitäts- und Anforderungssystematik | Wie diese Klasse im eigenen Prüf- und Freigabeprozess umgesetzt wird |
| Ist eine Geometrie theoretisch herstellbar? | Teilweise, über Design- und DFM-Orientierung | Mit welchem Yield, auf welcher Linie und unter welchen Randbedingungen |
| Welche Kupferbereiche sind in Profilen abgedeckt? | Ja, von 0,125 bis 6 oz | Welche Kupferaufbauten, Materialien und Kombinationen kurzfristig verfügbar sind |
| Ist die Serie preislich und terminlich robust? | Nein | Ja – sofern Prozessfähigkeit, Kapazität und Materialversorgung offengelegt werden |
Wer Standards wie Garantiesiegel behandelt, verwechselt Compliance mit Lieferfähigkeit. Die Kostenrechnung ist da weniger sentimental: Eine Konstruktion, die nur bei einem Lieferanten, in einem speziellen Zeitfenster und mit engen Ausbeutetoleranzen funktioniert, hat ein hohes Allokationsrisiko. Ihr Stückpreis ist nicht ihre Total Cost of Ownership.
Impedanzkontrolle: Die Leiterbahnbreite ist nicht die Antwort
Bei hochfrequenten oder schnellen digitalen Leiterplatten ist die beliebteste falsche Frage: „Welche Leiterbahnbreite brauchen wir für 50 Ohm?“ Die korrekte Antwort lautet: Das hängt vom freigegebenen Lagenaufbau ab. Und zwar nicht ungefähr, sondern konkret.
Zielimpedanz, Dielektrikum, Dielektrikumsdicke, Kupferdicke, Leiterbahngeometrie, Referenzfläche und die Wahl zwischen homogener oder gemischter Dielektrikstruktur greifen ineinander. Kommen Blind- oder Buried-Vias hinzu, wird aus einer vermeintlich einfachen Breitenvorgabe endgültig ein Systemthema.
Ein DFM-Testlauf muss deshalb bei impedanzkontrollierten Leiterzügen drei Ebenen zusammenführen:
1. Elektrische Vorgabe
Welche Zielimpedanz gilt für welche Netze? Welche Toleranzen sind funktional zulässig? Gibt es Differenzpaare, definierte Rückstrompfade oder kritische Übergänge zwischen Lagen?
2. Konstruktive Umsetzung
Sind die betreffenden Lagen im Layout eindeutig benannt? Liegen die Referenzflächen durchgängig vor? Wurden Via-Übergänge und Stub-Effekte berücksichtigt? Ist die Geometrie an den tatsächlich vorgesehenen Stack-up gebunden?
3. Fertigungstechnische Verifikation
Kann der Lieferant den Aufbau mit den verlangten Materialien und Kupfergewichten fertigen? Wie erfolgt der Nachweis – etwa über Testcoupons? Und was passiert, wenn die Beschaffung aus Verfügbarkeitsgründen ein alternatives Laminat vorschlägt?
Die schlechte Nachricht für Einkauf und Entwicklung: Es gibt keine universelle Tabellenzeile, die diese Arbeit ersetzt. Die gute Nachricht: Wer den Stack-up früh freigibt und die Impedanzvorgaben daran bindet, vermeidet die teuerste Form des Re-Designs – jene nach dem ersten Musterlauf.
Besonders bei Reshoring-Projekten ist das relevant. Ein Design, das auf einen fernen Volumenlieferanten mit bestimmtem Materialportfolio zugeschnitten wurde, lässt sich nicht automatisch in eine europäische Lieferkette überführen. Die technische Zeichnung bleibt identisch. Die Beschaffungsrealität nicht.
Der Fertiger-Abgleich entscheidet über Ausbeute und Verhandlungsmacht
Ein DFM-Testlauf ist dann gut, wenn er unangenehm konkret wird. Nicht: „Herstellbarkeit grundsätzlich gegeben.“ Sondern: Welche Merkmale liegen nahe am Prozessfenster? Welche erzeugen Mehrkosten? Welche sind bei Lieferantenwechsel kritisch? Wo braucht es eine schriftliche Freigabe statt einer mündlichen Zusage?
Diese Fragen sollten vor Serienfreigabe beantwortet sein:
- Ist der Lagenaufbau als fertigungstaugliche Vorgabe bestätigt oder nur als Designannahme dokumentiert?
- Passen Leiterbahnen, Abstände, Bohrungen und Via-Konzept nachweislich zu den aktuellen Fähigkeiten des gewählten Werks?
- Welche Merkmale verlangen Sonderprozesse, zusätzliche Prüfungen oder eine eingeschränkte Lieferantenauswahl?
- Sind Datenformat, Bohrdaten und Fertigungszeichnung widerspruchsfrei und versioniert?
- Ist bei hochfrequenten Signalen geklärt, wie Impedanzvorgaben in der Produktion geprüft und dokumentiert werden?
- Welche technische Änderung würde bei Materialengpass oder Kapazitätsallokation eintreten – und wer bewertet ihre Folgen?
Das ist kein Plädoyer für übertriebene Freigabeschleifen. Es ist ein Plädoyer gegen den Irrglauben, jede technisch mögliche Leiterplatte sei auch robust beschaffbar. Wer einen einzigen Lieferanten bis an dessen Grenzbereich ausreizt, kauft keine Innovation ein. Er kauft Abhängigkeit.
Ein guter Fertiger wird auf kritische Punkte hinweisen, auch wenn das den ersten Angebotspreis weniger attraktiv macht. Ein schlechter oder überlasteter Fertiger nickt zunächst alles ab und stellt Fragen, wenn Material bestellt, Termin versprochen und Entwicklungsbudget verbrannt ist. Die Differenz zeigt sich nicht im Vertriebsdeck, sondern in der Zahl der CAM-Rückfragen und der Stabilität der Liefertermine.
Der Befund: DFM ist ein Steuerungsinstrument, keine Endkontrolle
Eine Leiterplatte zu erstellen heißt nicht, eine Gerber-Datei zu erzeugen. Es heißt, elektrische Absicht, Layout-Geometrie, Datendisziplin und Produktionsfähigkeit in einen belastbaren Vertrag zwischen Entwicklung und Fabrik zu überführen.
Der DFM-Testlauf kann keine fehlerfreie Serie garantieren. Er ersetzt weder elektrische Simulation noch Prototypenprüfung oder produktspezifische Qualifikation. Aber er legt früh offen, ob ein Design auf realer Prozessfähigkeit steht oder auf einer Mischung aus CAD-Optimismus und Lieferantenversprechen.
Mein Urteil ist deshalb eindeutig: Den DFM-Testlauf nicht ans Ende des pcb design workflow schieben, wenn die Gerber-Daten ohnehin exportiert werden müssen. Er gehört vor die finale Layout-Freigabe, mit dem vorgesehenen Fertiger und auf Basis eines abgestimmten Lagenaufbaus. Alles andere ist keine Kostenoptimierung. Es ist der Versuch, die Rechnung der Fertigung erst nach dem Design zu lesen.
