REMTEC präsentiert auf der PCB West 2026 Hochleistungskeramik für anspruchsvolle Elektronik

REMTEC kündigt für die PCB West 2026 die Präsentation fortschrittlicher Keramik-Leiterplattentechnologien an. I-Connect007 zufolge stellt der nordamerikanische Hersteller am 30. September 2026 am Stand #107 im Santa Clara Convention Center aus. Für die deutsche Elektronikfertigung ist der Termin insofern relevant, als Keramiksubstrate zunehmend gegen FR-4- und IMS-Aufbauten evaluiert werden, sobald Thermisches Management, Hochfrequenzverhalten oder Zyklenfestigkeit bemessungsbestimmend werden.

Termin und Plattform

Die PCB West 2026 läuft vom 29. September bis 2. Oktober 2026 in Santa Clara, Kalifornien. Ausstellungstag ist der 30. September. Laut Veranstalterangaben, auf die I-Connect007 verweist, nehmen über 100 Aussteller teil. Präsident und CEO Brian Buyea benennt das Format als technisch orientiert und auf reale Fertigungsprobleme ausgerichtet. REMTEC plant Gespräche mit OEMs, Designingenieuren und Einkaufsverantwortlichen.

Keramiksubstrat: physikalische Kennwerte

Der vom Hersteller adressierte Anforderungsraum — Thermisches Management, elektrische Performance, Langzeitstabilität — ist messtechnisch gegen klassische Aufbauten abgrenzbar. Al₂O₃-Keramik liefert eine Wärmeleitfähigkeit von typisch 20–30 W/m·K, AlN erreicht Werte über 180 W/m·K. Beide liegen um Faktor zehn bis hundert über FR-4 mit 0,2–0,4 W/m·K. Die Dielektrizitätskonstante εr bleibt im Hochfrequenzbereich niedrig und frequenzstabil, der Verlustfaktor tan δ entsprechend klein. Ein polymerer Tg-Wert ist physikalisch nicht definiert; die Einsatztemperatur wird durch die Keramik selbst und die Metallisierungsgrenzfläche limitiert. Für CAF-Wachstum unter Feuchte-Last und für die Anzahl überstehender Thermozyklen ergeben sich reproduzierbar niedrigere Feldausfallraten, sofern die Via-Metallisierung prozesssicher haftet.

Prüfpunkte für die Designabnahme

Wer REMTEC am Stand oder in der Folge kontaktiert, sollte konkrete Messprotokolle anfordern, nicht nur Datenblattwerte:

• Tg, Td und CTE aus TMA und TGA, Referenz ASTM E1544 bzw. IPC-TM-650 2.4.24 / 2.4.25.
• Wärmeleitfähigkeit nach ASTM D5470, gemessen am realen Substrat, nicht am reinen Keramikblank.
• Dielektrizitätskonstante und Verlustfaktor bei der Zielfrequenz, gemessen per Split-Post-Dielectric-Resonator oder Resonatormethode.
• Haftfestigkeit der Kupfer-Metallisierung im Peel-Test nach IPC-TM-650 2.4.8.
• Thermozyklische Belastung –55 °C bis +150 °C nach IPC-9701, ausgewertet an Post-Cycle-Querschliffen auf Delamination und Via-Barre-Riss.
• CAF-Test nach IPC-TM-650 2.6.25 bei 85 °C / 85 % rF, Bias je nach Designregel.

Querschliffe gestapelter Mikrovias und buried Vias bleiben der härteste Vergleichsmaßstab. Genau dort entscheidet sich, ob der Keramikaufbau gegen ein bestehendes Multilayer-Layout physikalisch besteht oder nicht.