Nvidias CPO-Switches in Massenproduktion: Neue Anforderungen an die Leiterplattentechnik

Nach Bekanntgabe von Nvidia am 14. August 2026 haben die Spectrum-X-Ethernet-Siliziumphotonik-Switches offiziell die Volumenproduktion erreicht – nach Angaben des Berichts auf finance.biggo.com das erste in Großserie gefertigte 200G/lane-Co-Packaged-Optics-System (CPO) weltweit. Die Architektur ist kein Marketing-Labor: Sie kippt das bisherige Verhältnis zwischen Switch-ASIC, Optik und Leiterplatte grundlegend – und damit auch das Selbstverständnis jener Werke, die bislang Backplanes und Hochgeschwindigkeits-Steckerleisten geliefert haben.

Wo die Photonik sitzt, verschwindet die Steckerleiste

Die zentrale Verschiebung steckt im Aufbau. Statt steckbare optische Transceiver auf der Switch-Frontplatte zu betreiben – wo elektrische Signale erst über PCB-Leiterbahnen laufen, bevor sie in Licht umgewandelt werden –, sitzen die optischen Engines direkt neben dem Switch-ASIC. Nvidia beziffert die Konsequenzen selbst: Verdoppelung der Bandbreite pro Chip von 51,2 Tb/s (Spectrum-4) auf 102,4 Tb/s, Reduktion der optischen Verluste von rund 22 dB auf rund 4 dB, Verbesserung der Signalintegrität um den Faktor 64. Was als „5x Energieeffizienz, 5x AI-Laufzeit, 1,3x Deployment-Geschwindigkeit" verkauft wird, ist betriebswirtschaftlich zunächst einmal ein anderes Layout mit weniger Quadratmillimetern Steckerfläche – und mit deutlich anspruchsvollerer Aufbau- und Verbindungstechnik. Wer hier noch in klassischen FR-4-Backplane-Volumina plant, plant gegen die Architektur.

Lieferkette als Bekenntnis – und als Klumpenrisiko

Die Allokation ist eindeutig: Foxconn übernimmt die Endmontage, Lumentum liefert die Laser-Chips, SPIL verantwortet Wafer- und Chip-Level-Packaging inklusive Test, TFC Optical Communication die Lasermodul-Submontage, und TSMC führt die fortschrittliche Siliziumphotonik-Prozessfertigung an. Eine Kette, die sich von den USA über Taiwan nach China spannt – drei Jurisdiktionen, drei Exportregime, drei Währungs- und Frachtrisiken. Wer in dieser Konstellation noch „Reshoring" oder „China+1" predigt, sollte erklären, wie er eine solche Photonik-Wertschöpfung innerhalb von 24 Monaten duplizieren will. Die ersten Abnehmer – CoreWeave, Lambda und Oracle – haben zwischen Mai und Juli 2026 mit der Produktion begonnen und liefern nun in Serie.

Der Bandbreiten-Hunger, der die Architektur treibt

Das Bottleneck verschiebt sich nach Nvidias eigenem Bekunden von der Rechenleistung zur Hochgeschwindigkeitsverbindung. Gilad Shainer, Senior Vice President Networking, beziffert den Bandbreitenbedarf im Scale-up als rund zehnmal so hoch wie im Scale-out, mit extrem niedriger Latenz. NVLink 6 der Vera-Rubin-Generation bringt es auf 3,6 TB/s bidirektional pro GPU, ein 72-GPU-NVL72-Rack auf 260 TB/s. Bei 1,6T- und 3,2T-Übertragungsraten werden die elektrischen Pfade auf der Leiterplatte selbst zum limitierenden Faktor – genau das adressiert CPO. Die naheliegende Frage für jeden Einkauf lautet daher: Welcher Anteil des bisherigen PCB-Volumens für Steckerleisten, Module und Backplanes wandert in den nächsten 18 Monaten in diese Architektur – und welche Margenstruktur bleibt auf der Strecke?

Was die deutsche Seite daran verdienen kann

CPO eliminiert die Leiterplatte nicht, sie verschiebt ihre Funktion: Stücklistenarme Steckerleisten weichen hochdichten Substraten mit eingebetteten optischen Komponenten und minimalen elektrischen Pfadlängen. TTM Technologies (TTMI) wird in einer separaten Yahoo-Finance-Meldung als Lieferant mit Aussicht auf „durable revenue expansion" positioniert – ein Indikator dafür, wo etablierte PCB-Spezialisten andocken wollen. Die spannende Frage ist nicht, ob CPO kommt, sondern zu welchem Preis die europäische Leiterplattenindustrie in der Wertschöpfungskette zwischen TSMC, Foxconn und Endkunde überhaupt eine Rolle spielt – und ob sie bereit ist, die dafür nötigen Investitionen in Materialien, Prozesse und Obsoleszenzmanagement tatsächlich zu allokieren. Marketing-Zahlen sind das eine. Die Fabrikrealität ist die andere.