Meldung

Leiterplatten für optische Transceiver in KI-Rechenzentren: Analyse der AT&S-Technologien

AT&S hat eine Mitteilung zu PCB- und Substratlösungen für optische Transceiver in KI-Rechenzentren veröffentlicht.

Leiterplatten für optische Transceiver in KI-Rechenzentren: Analyse der AT&S-Technologien

Beziffert werden 400G bis 1.6T und darüber, 18 µm Linienbreite, 2.5D-Integration und Lasertrench-Technologie. Werkstoffkennwerte wie Tg, Dk, Df und R_th fehlen. Für die Substratprüfung sind genau diese Lücken entscheidend.

Linienbreite, Impedanz, Verlust

AT&S setzt auf mSAP. Erreichte Linienbreite: 18 µm. Nahezu vertikale Kupferflanken. Skin-Effekt und Diskontinuitäten nehmen ab. Insertion Loss pro Längeneinheit sinkt. Bandbreitendichte und Signalintegrität folgen direkt aus dieser Geometrie. Für 1.6T-Module ist das die relevante Eingangsgröße.

Die nutzbare Impedanzkontrolle hängt zusätzlich von der lateralen Kupferprofilierung und der Viatopografie ab. Aspektverhältnis, Pad-Durchmesser und Catch-Land-Geometrie sind in der Mitteilung nicht beziffert. Damit fehlt für die elektrische Prüfung die zweite Bezugsgröße zur Linienbreite. Im Wareneingang bleibt nur die geometrische Stichprobe über den Querschliff.

Integration und thermische Anbindung

AT&S kombiniert mSAP mit SLP/HDI und 2.5D-Integration. Über 2.5D werden photonische Komponenten direkt im Substrat eingebettet. SiP und ECP ergänzen die Aufbauarchitektur. Signallängen zwischen Photonikbauteil und Treiberstufe sinken. Übergangsdämpfungen an Stubs und Pads nehmen ab. Die Einbettung erzeugt eine zusätzliche Materialgrenze Substrat/Photonik, an der CAF-Wachstum und Delamination geprüft werden müssen.

Im Querschliff ist die Einbettungszone auf lage- und lotrechte Justage des photonischen Elements zu prüfen. Mikrovias in dieser Zone werden röntgenografisch auf Aspektverhältnis, Zentrizität und Füllgrad kontrolliert. Die thermische Anbindung adressiert AT&S über Via-Strukturen und Lasertrench-Technologie. Ein R_th-Wert pro Modulvariante wurde nicht veröffentlicht. Auch der Bezug zu TIM, Wärmeleitfähigkeit des Substrats und Dauerlastzyklus bleibt offen.

Werkstoffgrenzen und parallele Roadmap

Tg, Dk, Df, CTE und der Schichtaufbau im Detail sind in der AT&S-Mitteilung nicht offengelegt. Auch zur Anzahl der Lagen, zum Aufbau und zur Stackup-Symmetrie fehlt jede Spezifikation. Damit bleibt das Bauteil geometrisch fassbar, werkstoff- und thermisch jedoch unspezifiziert.

Parallel berichtet Technetbook unter dem Titel „SK hynix and Global Researchers Outline Optical Roadmap for AI Data Centers". Inhaltliche Details zu Geschwindigkeitssprüngen, Materialien oder Zeitplänen sind aus der verfügbaren Quellenlage nicht belegt. Solange keine Vollquelle vorliegt, ist die Roadmap über den Titel hinaus nicht prüfbar.

Prüfauftrag: 18 µm Linie/Space, Kupferflankenwinkel, Mikrofüllgrad im 2.5D-Bereich, Lasertrench-Geometrie in der Wärmesenke – vier Größen, vier Stellen, ein Ergebnis: belastbare Spezifikation oder Rückfrage beim Hersteller.