Leiterplatten Impedanzkontrolle: Typische Fehler im Design

Leiterplatten-Impedanzkontrolle: Typische Fehler im Design

Wer nur die Leiterbahnbreite in den Rechner eingibt und das Ergebnis in die Gerber-Daten übernimmt, betreibt keine Impedanzkontrolle. Er betreibt Zahlenkosmetik.

Bei schnellen digitalen Schnittstellen und hochfrequenten analogen Schaltungen entscheidet nicht die nominelle Zeichnung über die Signalqualität, sondern der tatsächlich produzierte Querschnitt im realen Lagenaufbau. Kupferdicke, Dielektrikumsabstand, Materialparameter, Lötstoppmaske, Ätzprofil, Referenzfläche und Fertigungstoleranzen gehören deshalb in dieselbe Rechnung. Alles andere ist bestenfalls eine Vorabschätzung – und schlimmstenfalls ein teurer Fehler, der erst im EMV-Test, beim Serientest oder beim Kunden sichtbar wird.

Die Tücke der Online-Rechner: Eine Zahl ist noch keine belastbare Impedanz

Online-Rechner sind praktisch. Genau das ist ihr Problem. Sie liefern schnell ein Ergebnis, sehen professionell aus und verlangen oft nur wenige Eingaben: Leiterbahnbreite, Kupferdicke, Abstand zur Referenzlage und einen Dielektrizitätswert. Danach steht dort eine Zahl mit mehreren Nachkommastellen. Das wirkt präzise, obwohl die Eingabedaten häufig aus dem Datenblatt oder aus einer Standardannahme stammen.

Eine solche Rechnung kann für eine erste Orientierung sinnvoll sein. Sie ersetzt aber keinen Feldlöser und schon gar keine Abstimmung mit dem Leiterplattenhersteller. Vereinfachte Formeln behandeln die Leiterbahn oft als idealisierte rechteckige Struktur. Die reale Leiterbahn besitzt nach dem Ätzen jedoch geneigte Flanken. Bei Außenlagen kommt zusätzlich die Lötstoppmaske ins Spiel. Auch das Oberflächenfinish verändert die wirksame Geometrie und kann je nach Ausführung in die Berechnung einfließen.

Noch gravierender ist die Frage nach der Referenzfläche. Eine Leiterbahn mit nominaler Breite und nominellem Abstand kann je nach tatsächlichem Aufbau eine andere Impedanz besitzen, wenn die benachbarte Masse- oder Versorgungslage nicht dort liegt, wo der Designer sie angenommen hat. Was in der Dokumentation als „Lage 3 über Masse“ bezeichnet wird, kann in einem abweichenden Fertigungsaufbau eine andere effektive Distanz aufweisen. Der Rechner kennt diese Differenz nicht. Er kennt nur die Werte, die ihm gegeben werden.

Ein integrierter Feldlöser kann die elektromagnetischen Verhältnisse eines konkreten Querschnitts wesentlich realistischer abbilden. Er berücksichtigt die Feldverteilung in der Umgebung der Leiterbahn und kann – abhängig vom Werkzeug und Modell – auch Lötstoppmaske, Trapezquerschnitt und mehrere Referenzflächen einbeziehen. Das Ergebnis bleibt dennoch eine Modellrechnung. Der entscheidende Punkt ist: Sie basiert auf einem definierten Querschnitt und nicht auf einer pauschalen Standardgeometrie.

Eine Impedanzberechnung mit falschem Stackup ist keine technische Entscheidung, sondern eine sauber formatierte Annahme.

Welche Eingabedaten tatsächlich in die Rechnung gehören

Für eine belastbare Leiterplatten-Impedanzkontrolle müssen mindestens diese Größen zusammenpassen:

• Leiterbahnbreite an der fertigen Kupferstruktur, nicht nur in der CAD-Nenngeometrie
• tatsächliche Kupferdicke inklusive galvanischer Verstärkung, sofern relevant
• Abstand der Signallage zur jeweiligen Referenzfläche
• Aufbau und Material des Dielektrikums
• Dk und Df des verwendeten Materialsystems bei der relevanten Frequenz
• Harzgehalt und Glasgewebeverteilung bei Laminaten und Prepregs
• Flankenform der geätzten Leiterbahn
• Lötstoppmaske bei Außenlagen
• Oberflächenfinish, wenn es die wirksame Geometrie beeinflusst
• Fertigungstoleranzen für Breite, Dicke und Lagenabstände
• tatsächliche Lage und Qualität der Referenzflächen

Dk ist dabei kein universeller Festwert für „FR-4“. Der effektive Wert hängt unter anderem vom Materialsystem, vom Harzgehalt, vom Glasgewebe, von der Frequenz und von der Messmethode ab. Wer in einem Rechner pauschal einen Dk-Wert einträgt, weil „FR-4“ im Projekt steht, hat die Materialfrage nicht gelöst, sondern nur abgekürzt.

Stackup-Design: Nominelle Daten sind für die Produktion zu wenig

Der Lagenaufbau ist die wirtschaftliche und technische Basis der Impedanzkontrolle. Trotzdem wird er in vielen Projekten erst dann ernst genommen, wenn die Leiterbahnen bereits geroutet sind. Der Ablauf ist dann vorhersehbar: Das Layout verlangt eine bestimmte Breite und einen bestimmten Abstand, der Fertiger meldet einen abweichenden realisierbaren Aufbau, und plötzlich passen Routing, Bauteilflächen und Impedanzvorgaben nicht mehr zusammen.

Die typische Fehlannahme lautet: Ein vier- oder sechslagiger Standardaufbau werde schon ungefähr dem entsprechen, was der Rechner angenommen hat. „Ungefähr“ ist bei kontrollierter Impedanz keine Spezifikation. Der Abstand zwischen Signallage und Referenzfläche kann die Impedanz stärker verändern als eine kleine Korrektur der Leiterbahnbreite. Wird dieser Abstand im tatsächlichen Aufbau größer, steigt die Impedanz bei vielen Strukturen. Wird er kleiner, sinkt sie. Das ist kein Detail, sondern die Grundmechanik des Designs.

Auch die Kupferdicke wird gern als fester Katalogwert behandelt. Eine angegebene 1-Unzen-Kupferlage beschreibt jedoch nicht automatisch den finalen Querschnitt jeder Leiterbahn. Startkupfer, galvanische Verstärkung, Ätzung und lokale Prozessbedingungen führen zu einer Geometrie, die vom idealisierten CAD-Rechteck abweicht. Für breite Stromversorgungsflächen ist das oft weniger kritisch als für eng tolerierte Hochgeschwindigkeitssignale. Für kontrollierte Impedanz zählt aber gerade die konkrete Signalleitung.

Die wirtschaftliche Folge eines späten Stackup-Wechsels wird regelmäßig unterschätzt. Ändert sich der Abstand zur Referenzfläche, muss die Leiterbahnbreite neu bestimmt werden. Reicht der verfügbare Platz nicht aus, folgen breitere Designregeln, zusätzliche Lagen, längere Leitungswege oder eine neue Bauteilplatzierung. Aus einer kleinen Planungsunsicherheit wird eine Änderungsschleife mit Kosten für Layout, Datenprüfung, Prototypen und möglicherweise Zulassungstests.

Der Fertiger braucht mehr als Gerber-Daten

Gerber-Daten beschreiben die Kupfergeometrie. Sie erklären aber nicht automatisch, welche Impedanz erreicht werden soll, welche Lage als Referenz dient oder welche Toleranz akzeptabel ist. Ohne Fertigungszeichnung, Lagenaufbau und eindeutige Impedanzvorgaben muss der Hersteller Annahmen treffen. Und Annahmen werden in der Produktion selten billiger.

Eine verwertbare Dokumentation sollte deshalb mindestens enthalten:

• Zielimpedanz für Einzelleitungen und Differenzialpaare
• zulässige Toleranz je Struktur
• Zuordnung der Signallagen zu ihren Referenzflächen
• definierter Lagenaufbau mit Material- und Dickenangaben
• Kennzeichnung impedanzkontrollierter Netze
• Vorgabe, ob die Impedanz am fertigen Querschnitt oder anhand einer bestimmten Prüfmethode bewertet wird
• Testcoupon-Anforderungen, sofern eine Serienprüfung vorgesehen ist
• Freigabeprozess für Änderungen am Stackup

Die verbreiteten Zielwerte 50 Ohm für Einzelleitungen und 100 Ohm für Differenzialpaare sind Beispiele, keine universellen Gesetze. Die korrekten Werte kommen aus der jeweiligen Schnittstelle, dem Bauteilhersteller, der Systemarchitektur und der Signalanalyse. Ein pauschales „100 Ohm für alles Schnelle“ ist genauso unprofessionell wie die Behauptung, jede Hochgeschwindigkeitsschaltung brauche zwingend dieselbe Impedanz.

Das Ätzprofil: Die Leiterbahn ist kein Rechteck

Im CAD sieht eine Leiterbahn aus wie ein Rechteck. In der Produktion wird daraus meist ein trapezförmiger Querschnitt. Das Ätzmittel greift nicht ausschließlich senkrecht nach unten an, sondern auch seitlich. Dadurch verändert sich die Breite an der Ober- und Unterseite. Wie stark dieser Effekt ausfällt, hängt unter anderem von Kupferdicke, Ätzprozess, Leiterbahnbreite und Fertigungsfenster ab.

Die scheinbare Präzision der CAD-Daten endet damit an der Grenze zur Fabrikhalle. Eine berechnete Breite von 0,0683 Millimetern – also 68,3 Mikrometern – kann mathematisch korrekt sein. Sie ist damit aber noch lange kein sinnvoller Produktionswert. Der Fertiger muss beurteilen, ob diese Geometrie unter den vereinbarten Bedingungen stabil hergestellt, geprüft und über die Charge hinweg gehalten werden kann.

Das Ätzprofil wirkt auf zwei Ebenen:

1. Es verändert die effektive Breite der Leiterbahn.

2. Es verändert die Feldverteilung zwischen Leiterbahn und Referenzfläche.

Die zweite Ebene wird häufig vergessen. Es geht nicht nur darum, wie viel Kupfer seitlich fehlt. Die geneigten Flanken verändern den elektromagnetisch wirksamen Querschnitt. Bei einer 1-Unzen-Stripline wurde in einem Simulationsbeispiel durch eine angenommene Ätzrücknahme von 0,5 mil gegenüber einem idealisierten Rechteck eine Abweichung von etwa 1,25 Ohm bei einer 50-Ohm-Einzelleitung und etwa 2,5 Ohm bei einem 100-Ohm-Differenzialpaar ausgewiesen. Diese Werte sind nicht auf jede Leiterplatte übertragbar. Sie zeigen aber, dass der Fertigungsprozess in der Rechnung auftauchen muss.

Die Schlussfolgerung ist nicht, jede Leiterbahn auf die letzte Dezimalstelle zu modellieren. Die Schlussfolgerung lautet: Der Hersteller muss das Ätzprofil kennen, bewerten und in die Zielgeometrie übersetzen. Ein Layoutbüro, das mit idealen Rechtecken rechnet und die Fertigungsrealität erst nach der Bestellung kennenlernt, hat die Zuständigkeit falsch verteilt.

Der richtige Umgang mit Leiterbahnbreiten

Die berechnete Leiterbahnbreite ist ein Startpunkt. Die fertigungsgerechte Leiterbahnbreite ist das Ergebnis einer Abstimmung.

Dabei sollte der Entwickler nicht einfach die Breite aus dem Rechner übernehmen, sondern gemeinsam mit dem Fertiger klären:

• Wird die Breite auf der Innen- oder Außenlage betrachtet?
• Bezieht sich die Angabe auf die CAD-Geometrie oder die fertige Kupferstruktur?
• Welche Kupferdicke wird tatsächlich erreicht?
• Welche Breitentoleranz kann der Prozess halten?
• Wie wird das Ätzprofil im Impedanzmodell berücksichtigt?
• Gibt es eine Mindestbreite, unterhalb derer die Ausbeute sinkt?
• Muss für die Zielimpedanz ein anderer Lagenaufbau gewählt werden?

Das ist kein bürokratischer Zusatzaufwand. Es ist Kostenkontrolle. Eine extrem schmale Leiterbahn kann im Labor funktionieren und in der Serienfertigung die Ausbeute verschlechtern. Dann steht zwar im Prüfbericht, dass die Impedanz einzelner Muster passt, aber die Total Cost of Ownership steigt durch Ausschuss, Nacharbeit und engere Prozessüberwachung. Der günstigste Leiterplattenpreis auf dem Angebot ist dann nur ein Teil der Rechnung.

Differenzialpaare: Ohne Referenzfläche wird aus Symmetrie schnell Illusion

Differenzialpaare werden häufig mit besonderer Sorgfalt geroutet: gleiche Länge, gleicher Abstand, gleiche Breite. Das ist richtig, aber nicht ausreichend. Ein Paar kann geometrisch sauber aussehen und trotzdem eine unstetige Impedanz besitzen, wenn die Referenzfläche unterbrochen ist oder sich der Lagenbezug entlang der Strecke ändert.

Der Rückstrom fließt nicht irgendwo „in der Platine“ zurück. Er folgt bei hohen Frequenzen bevorzugt dem Signalweg in der Nähe der Referenzfläche. Wird diese Fläche durch eine Aussparung, einen Schlitz, eine Via-Struktur oder einen Lagenwechsel unterbrochen, muss sich der Rückstrom einen neuen Weg suchen. Dadurch vergrößert sich die Schleifenfläche, die Induktivität steigt und die Signalform verschlechtert sich. Die nominale Paargeometrie kann dabei unverändert bleiben – der elektrische Zusammenhang ist trotzdem beschädigt.

Ein besonders teurer Denkfehler ist die Annahme, dass sich die Felder eines Differenzialpaares vollständig gegenseitig schließen und deshalb keine Referenzfläche nötig sei. In einer realen Leiterplatte benötigt auch ein Differenzialsignal einen kontrollierten Rückstrompfad. Ein Beispiel aus der Analyse einer SATA-Struktur zeigt, wie stark die Abweichung ausfallen kann: Eine ursprünglich auf ungefähr 48 Ohm ausgelegte Einzelleitung stieg ohne geeignete Referenzfläche im Mittel auf rund 139 Ohm, lokal sogar auf Spitzen bis 300 Ohm. Das ist keine kleine Toleranzabweichung, sondern ein anderer Übertragungsfall.

Ein Differenzialpaar ist nicht automatisch robust, nur weil seine beiden Leiterbahnen gleich lang sind.

Typische Geometriefehler bei Differenzialpaaren

Bei der Prüfung sollte der Blick nicht am Bauteilanschluss beginnen und am Steckverbinder enden. Jede Unterbrechung der Geometrie kann einen Impedanzsprung verursachen:

• wechselnde Leiterbahnbreiten durch unterschiedliche Designregeln
• wechselnder Abstand innerhalb des Paares
• asymmetrische Via-Felder
• unnötige Stubs an Durchkontaktierungen
• Lagenwechsel ohne nahe Rückstrom-Vias
• Referenzflächen mit Aussparungen oder Split-Flächen
• unterschiedliche Pad- und Antipad-Geometrien
• zu enge Führung an Kupferflächen, Bohrungen oder anderen Signalen
• stark versetzte Paarführung an Steckern und Bauteilanschlüssen

Die Längendifferenz verdient ebenfalls eine nüchterne Betrachtung. Typische Leitfäden nennen für viele Hochgeschwindigkeitspaare zulässige Differenzen im Bereich von etwa 5 bis 10 mil beziehungsweise rund 0,13 bis 0,25 Millimetern. Das ist keine allgemeingültige Vorgabe. Entscheidend sind Anstiegszeit, Schnittstelle, Bauteiltechnologie und das erlaubte Timing- beziehungsweise Skew-Budget. Wer pauschal maximal ausgleicht, kann durch zusätzliche Mäander sogar neue Kopplungs- und Reflexionsprobleme erzeugen.

Längenmatching ist kein Selbstzweck. Es soll eine elektrische Anforderung erfüllen. Eine unnötige Mäanderstrecke, die zwar die Zahl im CAD-Fenster korrigiert, aber enge Parallelführung und zusätzliche Diskontinuitäten erzeugt, ist kein Qualitätsmerkmal. Sie ist ein Layoutkompromiss, der dokumentiert und elektrisch bewertet werden muss.

DFM-Prüfung und Signalintegrität gehören zusammen

Ein DRC kann bestätigen, dass Abstände, Bohrungen und Netzregeln eingehalten werden. Er kann aber nicht automatisch bestätigen, dass die kontrollierte Impedanz stimmt. Auch ein DFM-Check, der nur Mindestbreiten und Mindestabstände prüft, beantwortet nicht die Frage, ob der Rückstrompfad durchgängig ist oder ob ein Lagenwechsel die Feldverteilung zerstört.

Für die Signalintegrität müssen deshalb mehrere Prüfebenen zusammengeführt werden:

1. Schaltungs- und Schnittstellenebene: Welche Zielimpedanz, Anstiegszeit und zulässige Reflexion verlangt das System?

2. Lagenaufbau: Welche Referenzfläche liegt in welchem Abstand zur Signallage?

3. Geometrie: Sind Breite, Abstand, Kupferdicke und Flankenform realistisch modelliert?

4. Routing: Bleiben Referenzfläche, Paarabstand und Rückstrompfad entlang der gesamten Strecke stabil?

5. Fertigung: Kann der Hersteller diese Geometrie mit der geforderten Toleranz reproduzieren?

6. Verifikation: Wird die Impedanz anhand von Testcoupons, Messungen oder einer vertraglich definierten Methode geprüft?

Die Reihenfolge ist entscheidend. Wer erst nach dem Routing feststellt, dass die gewünschte Breite fertigungstechnisch nicht sinnvoll ist, hat die teuerste Korrekturschleife gewählt. In der Entwicklung kostet eine Stackup-Entscheidung Minuten. In der Serie kostet eine schlechte Stackup-Entscheidung Wochen.

Gerber-Daten sind nicht die ganze Wahrheit

Gerber-Dateien können geometrisch fehlerfrei sein und trotzdem eine unbrauchbare Impedanzdokumentation begleiten. Das passiert, wenn die Daten keine eindeutige Zuordnung zwischen Netzen, Lagenaufbau und Zielwerten erlauben. Die Fertigung kann dann zwar Kupfer auftragen, aber nicht wissen, welche elektrische Eigenschaft an welcher Stelle geschuldet ist.

Eine belastbare Übergabe sollte deshalb nicht nur aus Gerber-Dateien und Bohrdaten bestehen. Sie braucht ein konsistentes Datenpaket aus:

• vollständigem Lagenaufbau
• Fertigungszeichnung
• Material- und Dickenangaben
• Impedanzvorgaben je Netzgruppe
• Angaben zu Einzelleitungen und Differenzialpaaren
• freigegebenen Designregeln
• Kennzeichnung kritischer Schnittstellen
• Vorgaben für Testcoupons und Messberichte
• Prozess für Stackup- oder Materialänderungen

Das Wort „freigegeben“ ist hier wörtlich zu verstehen. Wenn der Fertiger den Lagenaufbau aus Kapazitätsgründen austauscht, darf das nicht als rein interne Produktionsentscheidung behandelt werden. Ein anderer Prepreg-Aufbau kann die Dielektrikumsdicke verändern. Ein anderes Materialsystem kann andere Dk- und Df-Werte aufweisen. Eine alternative Kupferbehandlung kann die Geometrie und die Oberflächenbedingungen beeinflussen. Das muss in die technische Freigabe zurück.

Zusammenarbeit mit dem Fertiger: Der wirtschaftliche Haken hinter der Präzision

Hersteller werben gern mit hochpräzisen Impedanzwerten und engen Toleranzen. Die entscheidende Frage lautet nicht, welche Zahl im Datenblatt steht. Die Frage lautet: Unter welchen Bedingungen, auf welchem Coupon, mit welcher Struktur und über welchen Produktionsbereich wird diese Zahl garantiert?

Eine Impedanztoleranz von ±10 Prozent kann in einem Projekt ausreichend sein und in einem anderen unbrauchbar. Sie ist keine universelle Vorgabe. Ebenso wenig ist die Messung eines Testcoupons automatisch identisch mit dem Verhalten jeder Leiterbahn auf der Nutzfläche. Der Coupon muss den relevanten Lagenaufbau und die kritische Geometrie sinnvoll repräsentieren. Sonst misst man mit hoher Präzision am eigentlichen Problem vorbei.

Für den Einkauf ist das eine Vertragsfrage. Für die Entwicklung ist es eine Modellfrage. Beide Seiten müssen dieselbe Definition verwenden:

Der wirtschaftliche Nutzen dieser Präzision liegt nicht nur in weniger Fehlersuchen. Sie verhindert auch Lieferantenabhängigkeit. Wenn der gesamte Impedanzaufbau auf den internen Annahmen eines einzigen Herstellers beruht, wird ein späteres Reshoring oder eine Zweitquellen-Allokation unnötig schwierig. Ein alternativer Fertiger kann die Gerber-Daten zwar öffnen, aber ohne belastbare Stackup- und Impedanzdefinition nicht reproduzierbar fertigen.

Das ist der Punkt, an dem technische Nachlässigkeit in Beschaffungsrisiko umschlägt. Ein Design, das nur bei einem bestimmten Werk funktioniert, ist keine robuste Plattform. Es ist eine versteckte Single Source.

So sollte die Freigabe praktisch ablaufen

Ein professioneller Ablauf muss nicht kompliziert sein. Er muss nur früh genug beginnen und die Verantwortlichkeiten sauber trennen.

1. Schnittstellen und Zielwerte festlegen.

Nicht jede schnelle Leitung braucht denselben Zielwert. Die Anforderungen kommen aus der Schnittstelle und der Systemsimulation, nicht aus einer pauschalen Tabelle.

2. Vorläufigen Stackup mit dem Fertiger abstimmen.

Bereits vor dem vollständigen Routing müssen Signallagen, Referenzflächen, Materialsysteme und realistische Dicken feststehen.

3. Impedanz mit realistischen Geometrien berechnen.

Die Rechnung muss Kupferdicke, Dielektrikum, Dk, Df und – je nach Lage – Lötstoppmaske und Ätzprofil berücksichtigen.

4. Fertigungsgerechte Breiten definieren.

Ein mathematisch passender Wert, den der Prozess nur mit schlechter Ausbeute erreicht, ist keine gute Designregel.

5. Kritische Strecken auf Rückstrom und Diskontinuitäten prüfen.

Paarabstand und Längengleichheit reichen nicht. Referenzflächen, Vias und Lagenwechsel gehören in dieselbe Prüfung.

6. Datenpaket und Änderungsprozess freigeben.

Der Fertiger darf den Stackup nicht stillschweigend durch eine ähnliche Variante ersetzen. Ähnlich ist bei Impedanzkontrolle kein technischer Begriff.

7. Erstmuster und Serienprozess auseinanderhalten.

Ein Prototyp kann elektrisch funktionieren, obwohl die Prozessfähigkeit für die Serie nicht ausreicht. Erst die reproduzierbare Fertigung liefert eine belastbare Aussage zur Total Cost of Ownership.

Der klare Prüfmaßstab für das Design

Die häufigsten Fehler bei der Leiterplatten-Impedanzkontrolle sind keine exotischen elektromagnetischen Effekte. Sie entstehen an den Übergängen: zwischen CAD und Fertigung, zwischen nominellem und realem Stackup, zwischen symmetrischer Geometrie und unsymmetrischem Rückstrompfad, zwischen Herstellerwerbung und vertraglich definierter Leistung.

Ein gutes Design lässt sich deshalb an fünf Fragen prüfen:

• Ist der Lagenaufbau real und vom Fertiger freigegeben?
• Sind die Material- und Geometriedaten für die Berechnung belastbar?
• Wird der fertige Leiterbahnquerschnitt statt eines idealen Rechtecks betrachtet?
• Bleiben Referenzfläche und Rückstrompfad über die gesamte kritische Strecke erhalten?
• Ist eindeutig vereinbart, wie die Impedanz in der Produktion nachgewiesen wird?

Wenn eine dieser Fragen offen bleibt, ist die angegebene Impedanz zunächst nur ein Planungswert. Das kann in einer frühen Entwicklungsphase akzeptabel sein. Für eine Fertigungsfreigabe ist es zu wenig.

Die richtige Strategie lautet daher nicht, den kompliziertesten Rechner zu kaufen oder jede Leitung mit maximaler Strenge zu behandeln. Sie lautet: Anforderungen begründen, Stackup realistisch modellieren, Fertigungsprozess einbeziehen und kritische Strukturen nachweisen. Wer diese Reihenfolge einhält, reduziert nicht nur Reflexionen und Signalformprobleme. Er senkt auch Revisionskosten, verkürzt die Fehlersuche und hält sich Optionen bei Fertigerwechsel, Reshoring und Serienallokation offen.

Die Leiterplatten-Impedanzkontrolle ist damit keine isolierte Layoutdisziplin. Sie ist ein Schnittstellenthema zwischen Schaltungsentwurf, PCB-Design, Datenaufbereitung und Lieferkette. Wer sie als reine Leiterbahnbreitenberechnung behandelt, spart am falschen Ende.