SÜSS MicroTec: Lithografie-Technik für die moderne Leiterplattenfertigung

Das Portfolio umfasst Lithografie-Systeme, Bonding-Systeme und weitere Ausrüstung für die Wafer-Bearbeitung. Für Leiterplattenfertiger ist das keine Produktmeldung mit unmittelbar bewertbaren Prozessdaten, sondern ein Hinweis auf einen Maschinenlieferanten an der Grenze zwischen Wafer-Level-Prozessierung, Mikrosystemtechnik und Aufbau- und Verbindungstechnik.

Lithografie vor der Leiterplatte

Die Systeme adressieren das Aufbringen, Belichten und Entwickeln von Fotolacken auf Silizium- und weiteren Substraten. Der kritische Prozesspfad lautet damit: Resistauftrag, Belichtung, Entwicklung, anschließende Strukturübertragung. In diesem Fenster entscheiden Substratplanarität, Schichtdicke, Haftung und die Wiederholbarkeit der Belichtung über die Strukturqualität.

Die resultierenden Strukturen können laut Quelle Leiterbahnen, Kontakte oder funktionale Bereiche in Chips und Sensoren bilden. Das ist nicht mit der klassischen Leiterplattenbelichtung gleichzusetzen. Die Prozesslogik ist jedoch vergleichbar: Wenn Resistfilm, Ausrichtung oder Entwicklung streuen, verschiebt sich das Strukturmaß. Dann folgen Unterätzung, Kurzschlussrisiko, unvollständige Öffnungen oder Kontaktfehler.

Für starre, flexible und starr-flexible Leiterplatten bleibt deshalb die Schnittstelle relevant. Nicht die Marke des Belichters entscheidet über die Übertragbarkeit eines Prozesses, sondern die dokumentierte Beherrschung von Substrat, Resist und Registrierung.

Bonding und Wafer-Bearbeitung als Schnittstelle

SÜSS MicroTec positioniert sich laut AD HOC NEWS in der Halbleiterindustrie, der Mikrosystemtechnik sowie bei Forschungseinrichtungen und industriellen Fertigern. Die Anlagen reichen dabei von Laboranwendungen bis zur Produktion. Diese Einordnung ist für EMS-, HDI- und Substratverantwortliche relevant, wenn Komponenten, Sensoren oder spezialisierte Mikrobauteile näher an das Leiterplattensystem rücken.

Bonding-Systeme und Lithografie-Anlagen greifen in Prozessketten ein, in denen Kontaktflächen, Schichtaufbauten und thermomechanische Spannungen zusammenwirken. Für die Leiterplatte beginnt die Fehleranalyse nicht erst am bestückten Modul. Sie beginnt bei der Frage, welche Geometrien, Anschlussstrukturen und Substrate im vorgelagerten Wafer-Prozess tatsächlich reproduzierbar entstehen.

Die Quelle nennt keine Angaben zu Auflösung, Overlay, Durchsatz, Waferformat, Resistchemie oder Prozessfenster. Damit lässt sich weder eine Eignung für konkrete Strukturklassen noch ein Vergleich mit anderen Anlagenherstellern ableiten. Präzision und Wiederholbarkeit bleiben hier Herstellerpositionierung, keine veröffentlichte Messreihe.

Was Beschaffer und Prozessingenieure prüfen müssen

Wer eine Anbindung an Lithografie- oder Wafer-Prozesse bewertet, sollte keine Portfolio-Begriffe abnehmen, sondern Prozessdaten verlangen. Entscheidend sind dokumentierte Anforderungen an Substratmaterial und Oberflächenzustand, die zulässige Schichtdickentoleranz des Fotolacks sowie die Registrierfähigkeit über das reale Werkstück.

Bei flexiblen und starr-flexiblen Aufbauten kommt zusätzlich die Dimensionsstabilität des Trägers hinzu. Wenn das Substrat unter Temperatur, Spannung oder Feuchte arbeitet, ist jede Ausrichtungsangabe ohne korrespondierendes Messprotokoll unvollständig. Bei hochdichten Anschlussbildern gilt dasselbe für Kupferprofil, Oberflächenmetallisierung und Kontaminationsniveau.

Der belastbare Prüfpunkt lautet daher: Eignet sich der jeweilige Wafer- oder Mikrostrukturprozess für die definierte Anschlussgeometrie und das reale Leiterplattensubstrat? Wenn dafür keine Daten zu Registrierung, Resistprofil und Ausbeute vorliegen, bleibt die Aussage zur Prozessfähigkeit offen.