Samsungs CUBE-Architektur: Neue Anforderungen an das Leiterplatten-Design
Nach Angaben von Businesskorea hat Samsung Electronics auf der SEMICON Taiwan 2026 seine CUBE-Architektur vorgestellt.
Ziel ist, Speicherkapazität und Bandbreite durch vertikale 3D-Integration zu erhöhen, ohne die Leiterplattenfläche zu vergrößern. Für die Leiterplattenfertigung verschiebt sich damit der Prüfpunkt: Nicht nur die zweidimensionale Packungsdichte zählt, sondern die Beherrschung vertikaler Verbindungen, thermischer Pfade und der Übergänge zwischen Substrat und Speicherstruktur.
Vertikale Integration statt zusätzlicher Leiterplattenfläche
Die CUBE-Strategie setzt auf den Aufbau mehrerer Funktionsebenen übereinander. Nach der Darstellung von Samsung sollen vertikale Verbindungen die horizontalen Leiterbahnpfade verkürzen. Dadurch sollen Datenwege und Wärmeverluste reduziert werden.
Das ist für starre, flexible und starr-flexible Leiterplatten kein allgemeiner Freibrief zur Flächenreduzierung. Die verfügbare Fläche kann gleich bleiben, während die Anforderungen an Aufbau, Registrierung und Anbindung steigen. Jede zusätzliche vertikale Verbindung erhöht die Bedeutung von Bohrgeometrie, Lagenzuordnung, Pad-Design und elektrischer Kontinuität über die gesamte Struktur.
Für die Bewertung eines solchen Ansatzes ist deshalb die Frage entscheidend, ob die vertikale Architektur tatsächlich die Leiterplattenfläche entlastet oder nur die Komplexität in Substrat und Gehäuse verlagert. Die Aussage von Samsung betrifft die Architekturstrategie. Eine belastbare Aussage über Fertigungsausbeute, zulässige Strukturbreiten oder konkrete Aufbauvarianten liegt im vorliegenden Material nicht vor.
Was Leiterplattenentwickler jetzt prüfen müssen
Bei einer CUBE-orientierten Speicherarchitektur sind zunächst die vertikalen Signalpfade zu bewerten. Maßgeblich sind die Anzahl der Übergänge, deren Position im Lagenaufbau und die Länge der verbleibenden horizontalen Leiterbahnen. Wenn die horizontale Distanz sinkt, muss die vertikale Verbindung reproduzierbar bleiben. Andernfalls wird der gewonnene Platz durch zusätzliche Toleranz- und Prüfanforderungen kompensiert.
Für die Fertigung stehen damit mehrere Prüffelder im Vordergrund:
- Lagenregistrierung zwischen Substrat, Speicher und Verbindungsstruktur
- Geometrie und elektrische Qualität der Mikrovias
- thermische Anbindung der gestapelten Ebenen
- mechanische Belastung an den Übergängen zwischen den Schichten
- Prüfbarkeit der vertikalen Netze nach Bestückung und Montage
Die CUBE-Ankündigung liefert dafür noch keine Messreihe. Es fehlen im verfügbaren Bericht konkrete Werte zur thermischen Belastung, zur elektrischen Verlustleistung und zur Fertigungsausbeute. Diese Daten sind notwendig, bevor sich aus der Strategie ein belastbares Leiterplatten- oder Substratdesign ableiten lässt.
Relevanz für Materialauswahl und Aufbau
Die technische Richtung ist klar: Mehr Kapazität und Bandbreite sollen durch vertikale Nutzung des Bauraums entstehen, nicht durch eine größere Platinenfläche. Für Materialentscheidungen genügt diese Zielsetzung allein jedoch nicht. Entscheidend sind die noch offenen Randbedingungen des konkreten Aufbaus.
Zu prüfen wären insbesondere der Tg-Wert des verwendeten Dielektrikums, die thermische Ausdehnung im Z-Achsenverlauf und die Stabilität der vertikalen Verbindungen unter thermischer Last. Ohne diese Angaben lässt sich weder ein bestimmter Multilayer-Aufbau empfehlen noch die Eignung einer flexiblen oder starr-flexiblen Integration bewerten.
Der belastbare Befund lautet daher: Samsung positioniert CUBE als 3D-Strategie zur Steigerung von Kapazität und Bandbreite bei unvergrößerter Leiterplattenfläche. Für die industrielle Umsetzung sind nun keine weiteren Architekturbegriffe entscheidend, sondern Querschliffe, Temperaturzyklen, elektrische Messungen und Ausfalldaten der vertikalen Verbindungen.
