Bayern fordert Einbindung der Leiterplatten-Wertschöpfung in den European Chips Act 2.0

Wirtschaftsminister Hubert Aiwanger formuliert damit eine Lücke, die sich an der ESMC-Baustelle in Dresden physisch zeigt: Die Frontend-Fabrik ist projektiert und mitfinanziert, die vorgelagerte Wertschöpfung bleibt außen vor. Für Leiterplattenhersteller verschiebt sich der Hebel von der lokalen Beschaffung hin zur europäischen Förderkulisse – und damit zur Frage, welche Substrat- und Back-End-Kapazitäten überhaupt förderfähig werden.

Politische Faktenlage

Die Stellungnahme wurde am 14. September 2026 veröffentlicht. Sie fällt zeitlich mit dem Richtfest der European Semiconductor Manufacturing Company (ESMC) im Dresdner Norden zusammen. Das Konsortium – TSMC hält 70 Prozent, Bosch, Infineon und NXP Semiconductor je zehn Prozent – baut dort eine Frontend-Linie für Chips bis 12 Nanometer Strukturbreite, Schwerpunkt Automotive. Investitionssumme: zehn Milliarden Euro, davon fünf Milliarden aus dem Bundeswirtschaftsministerium. Sachsens Ministerpräsident Michael Kretschmer kündigte beim Richtfest weitere Investitionen im Rahmen des Chips Act 2.0 an und sprach von einer zu vertiefenden Wertschöpfungskette. Aiwangers Forderung ergänzt diese Linie um die fehlenden Glieder: IC-Substrate, Multilayer-Leiterplatten, Back-End-Prozesse wie Packaging und Test.

Was das technisch bedeutet

Ein 12-nm-Chip-Ökosystem stellt an Substrat und Leiterplatte Anforderungen, die heute überwiegend von japanischen und taiwanesischen Herstellern bedient werden. Feinste Leitungsstrukturen, niedrige Dk-/Df-Werte, hohe Tg-Werte, CAF-Stabilität über lange Temperatur-Feuchte-Zyklen. Eine europäische Förderkulisse verschiebt die Verfügbarkeit dieser Materialklassen. Effekt für die Beschaffung: kürzere Lieferwege, gegebenenfalls neue Eignungsprüfungen für EU-Substrathersteller, neue Qualifizierungslose für Low-Loss-Laminate. Effekt für die Fertigung: steigender Druck auf L/S-Toleranzen, Impedanzkontrolle und Via-Prozessfenster. Wer heute schon Strukturen im einstelligen Mikrometerbereich fertigt, ist vorbereitet. Wer auf Standard-FR4 sitzt, verliert den Anschluss.

Was zu prüfen ist

Vier Punkte stehen für Einkauf und Qualitätssicherung auf der Tagesordnung:

• Welche Substrathersteller im EU-Raum liefern aktuell ABF-äquivalente Materialien in Serie, und wie ist deren Kapazitätsauslastung gegenüber asiatischen Wettbewerbern?
• Welche Leiterplattenhersteller fertigen Strukturen ≤25 µm L/S auf Low-Loss-Laminaten mit dokumentiertem CAF-Verhalten?
• Wie ist die eigene Materialbilanz für Tg, Dk/Df, Z-CTE und AOI-Fehlerquote gegenüber dem ESMC-Lieferprofil aufgestellt?
• Welche Förderlinien werden ab 2027 aus dem Chips Act 2.0 für Back-End- und Substrat-Investitionen geöffnet, und welche Antragsfristen gelten?

Die EU-Konsultation läuft. Eingaben wirken auf die spätere Mittelausstattung. Wer Substrat-, Leiterplatten- oder Back-End-Kapazitäten in Europa ausbauen will, muss die Stellungnahmefristen im Auge behalten. Der Rest ist Messtisch.