Leiterplatten-Stackup: Strategien für komplexe Hochfrequenz-Designs

Eine 50-Ω-Leitung bleibt nur dann eine 50-Ω-Leitung, wenn diese Parameter gemeinsam ausgelegt und anschließend in der Fertigung kontrolliert werden.

Ab Frequenzen oberhalb von etwa 5 GHz stößt Standard-FR-4 bei Dämpfung und Signalübertragung an physikalische Grenzen. Ein rechnerisch korrektes Leiterplatten-Stackup kann dann in der Serienfertigung trotzdem zu hohe Verluste, Impedanzabweichungen oder Übersprechen erzeugen. Das Problem liegt nicht im Schaltplan. Es liegt im Querschnitt.

Materialwahl jenseits von FR-4

FR-4 ist kein einzelnes Material mit einer festen elektrischen Eigenschaft. Die Bezeichnung beschreibt eine Materialklasse nach IPC-4101. Die konkrete Harzformulierung, der Glasgewebeaufbau, der Harzanteil und die Frequenzabhängigkeit der Dielektrizitätskonstante bestimmen das elektrische Verhalten.

Für langsame Digitalsignale und viele Standardanwendungen reicht FR-4 aus. Für Hochfrequenz- und High-Speed-Designs ändern sich die Randbedingungen. Die Leiterbahn wird nicht mehr als idealer Draht behandelt. Sie ist Teil eines elektromagnetischen Systems aus Leiter, Dielektrikum und Referenzebene.

Mit steigender Frequenz nehmen mehrere Effekte zu:

• Dielektrische Verluste erhöhen die Signaldämpfung.
• Kupferrauheit beeinflusst den Hochfrequenzstrom und die Einfügedämpfung.
• Die effektive Dielektrizitätskonstante verändert Laufzeit und Impedanz.
• Materialschwankungen verschieben die reale Geometrie der Leitung.
• Übergänge zwischen Lagen erzeugen zusätzliche Diskontinuitäten.
• Unvollständige Rückstrompfade erhöhen Übersprechen und elektromagnetische Abstrahlung.

Ein Standard-FR-4-Stackup kann in einer Simulation belastbare Ergebnisse liefern. Das bedeutet nicht, dass er bei einer Leiterplattenfertigung mit identischer Genauigkeit reproduziert wird. Die Materialdatenbank des Entwurfsprogramms verwendet häufig nominale Werte. Der Hersteller verarbeitet dagegen konkrete Kern- und Prepreg-Kombinationen mit definierter Pressdicke, Harzverteilung und Kupferstruktur.

Für verlustärmere Anwendungen werden unter anderem Rogers RO4835, Rogers RO4350B, Panasonic Megtron 6 oder Isola FR408HR eingesetzt. Die Auswahl folgt nicht dem Markennamen, sondern den elektrischen Anforderungen:

• zulässige Dämpfung über den relevanten Frequenzbereich,
• Dielektrizitätskonstante und deren Frequenzabhängigkeit,
• Verlustfaktor,
• thermischer Ausdehnungskoeffizient,
• Verarbeitungskompatibilität mit den übrigen Lagen,
• Verfügbarkeit der Materialdicke,
• Pressverhalten im konkreten Multilayer-Aufbau.

Die Materialwahl für HF-Leiterplatten darf daher nicht erst nach dem Layout erfolgen. Wenn das Basismaterial nachträglich geändert wird, ändern sich mindestens die Leiterbahnbreite, der Lagenabstand und die Impedanz. Bei differentiellen Leitungen kann zusätzlich der Abstand zwischen den Leiterbahnen angepasst werden müssen.

Ein Materialwechsel ist keine Beschaffungsentscheidung. Er ist eine Änderung der elektrischen Geometrie.

Nominale Materialdaten sind keine Fertigungszusage

Die Dielektrizitätskonstante eines Laminats ist nicht automatisch identisch mit der effektiven Dielektrizitätskonstante einer konkreten Leitung. Der Glasgewebeanteil liegt lokal nicht überall gleich. Das Harz verteilt sich während des Pressens abhängig von Kupferflächen und Prepreg-Struktur. Deshalb kann eine Leiterbahn über verschiedenen Glasgewebebereichen unterschiedliche elektrische Randbedingungen sehen.

Bei kritischen Hochfrequenzlagen muss der Lagenaufbau mit dem Leiterplattenhersteller abgestimmt werden. Benötigt werden mindestens:

• konkrete Kern- und Prepreg-Typen,
• nominale und zu erwartende Enddicken,
• Kupferdicken vor und nach der galvanischen Bearbeitung,
• Harzgehalt der Prepregs,
• verwendete Werte für Dielektrizitätskonstante und Verlustfaktor,
• erreichbare Leiterbahnbreiten und Ätzkompensation,
• Zielimpedanz und Toleranzgrenze.

Eine Simulation mit generischen FR-4-Werten ist für eine erste Topologieprüfung zulässig. Sie ersetzt keine fertigungsspezifische Stackup-Auslegung.

Präzise Impedanzkontrolle zwischen 50 Ω und 100 Ω

Die charakteristische Impedanz einer Leiterbahn hängt von ihrer Breite, Dicke, dem Abstand zur Referenzebene und den elektrischen Eigenschaften des Dielektrikums ab. Für eine Single-Ended-Leitung liegt der typische Zielwert bei 50 Ω. Differentielle Paare werden häufig auf 90 Ω bis 100 Ω ausgelegt.

Der allgemeine Impedanzbereich liegt etwa zwischen 25 Ω und 125 Ω. Diese Spanne beschreibt mögliche Auslegungen, nicht einen universellen Standardwert. Der Zielwert folgt aus der Schnittstelle, dem Bauteil, dem Übertragungskanal und den Vorgaben der verwendeten Schnittstellenarchitektur.

Eine Impedanzkontrolle beginnt daher nicht mit dem Eintragen einer Leiterbahnbreite in die Designregeln. Sie beginnt mit der Definition des Übertragungskanals:

1. Welche Signale benötigen eine kontrollierte Impedanz?

2. Welche Referenzebene führt den Rückstrom?

3. Welche Lagen stehen für die Führung zur Verfügung?

4. Welche Endgeometrie ist nach dem Ätzen und Beschichten erreichbar?

5. Welche Toleranz kann der Hersteller garantieren?

6. Welche Übergänge entstehen an Steckern, Bohrungen und Mikrovias?

Single-Ended-Leitungen und differentielle Paare

Bei einer 50-Ω-Leitung bestimmt der Abstand zur Referenzebene die Feldverteilung. Wird dieser Abstand größer, muss die Leiterbahn in der Regel breiter werden, um den Zielwert zu halten. Wird der Abstand kleiner, kann eine schmalere Leiterbahn genügen.

Bei einem differentiellen Paar kommt der Innenabstand hinzu. Die beiden Leiterbahnen koppeln miteinander. Der differentielle Impedanzwert entsteht aus der Kombination der Einzelimpedanzen und der gegenseitigen Kopplung. Eine Änderung des Leiterbahnabstands beeinflusst daher nicht nur das Übersprechen, sondern auch den Zielwert des Paares.

Das führt zu einer klaren Wenn-Dann-Kette:

• Wenn der Abstand zur Referenzebene steigt, dann ändert sich die erforderliche Leiterbahnbreite.
• Wenn die Leiterbahnbreite durch Fertigungsgrenzen nicht realisierbar ist, dann muss der Lagenabstand angepasst werden.
• Wenn der Abstand im differentiellen Paar geändert wird, dann ändert sich die differentielle Impedanz.
• Wenn die Referenzebene unterbrochen ist, dann wird der Rückstrompfad länger und die Leitung verliert ihre definierte Umgebung.
• Wenn ein Via-Feld den Signalübergang erzwingt, dann muss die Via-Geometrie in die Signalintegritätsanalyse einbezogen werden.

Eine garantierte Fertigungstoleranz für impedanzkontrollierte Multilayer-Leiterplatten liegt typischerweise bei 5 % bis 10 %. Das ist keine mathematische Restabweichung des Simulationsmodells, sondern eine reale Produktionsgrenze. Die Toleranz muss im Entwurf berücksichtigt werden. Ein Zielwert von 50 Ω mit ±10 % bedeutet einen anderen zulässigen Bereich als ein Aufbau mit ±5 %.

Leiterbahnbreite ist kein isolierter Designparameter

Im Layout wird die Leiterbahnbreite häufig als einzelne Regel behandelt. Das ist bei Hochfrequenzdesigns unzureichend. Die Breite muss zusammen mit der Endkupferdicke, dem Lagenabstand und dem konkreten Materialsystem freigegeben werden.

Die galvanische Kupferverstärkung verändert die Endgeometrie. Das Ätzen erzeugt keine ideal senkrechten Flanken. Die Leiterbahn ist im Querschnitt trapezförmig. Diese Geometrie fließt in die Impedanzberechnung ein. Je kleiner die Strukturen, desto größer die relative Wirkung kleiner Geometrieabweichungen.

Deshalb muss die Datenaufbereitung die Zielgeometrie eindeutig beschreiben. Gerber-Daten allein enthalten die Leiterbildgeometrie, nicht automatisch den vollständigen elektrischen Fertigungswillen. Für ein kontrolliertes Stackup gehören Lagenzuordnung, Bohrdaten, Kupferaufbau, Materialvorgaben und Impedanzanforderungen in die Fertigungsunterlagen.

Lagenabstand, Referenzebenen und Signalintegrität

Die Signalintegrität bei Multilayer-Leiterplatten hängt wesentlich vom Verhältnis zwischen Leiterbahn und Referenzebene ab. Eine eng gekoppelte Signalschicht reduziert die Ausdehnung des elektromagnetischen Feldes. Dadurch sinken Übersprechen und elektromagnetische Störungen.

Für kritische Signallagen wird ein Abstand zur Referenzmasseebene von etwa 3 bis 5 mil empfohlen. Das entspricht ungefähr 0,075 bis 0,127 mm. In diesem Bereich bleibt der Rückstrompfad nahe an der Leiterbahn. Die Leitung arbeitet in einer kontrollierten Umgebung.

Ein größerer Abstand ist nicht grundsätzlich unzulässig. Er erhöht jedoch die Anforderungen an Leiterbahnbreite, Paarabstand und Rückstromführung. Ein dünnes Prepreg zwischen Signalschicht und Masseebene kann für die Impedanzkontrolle günstiger sein als ein dicker Kern. Die Auswahl muss mit dem gesamten Pressaufbau vereinbar bleiben.

Referenzebene ohne Unterbrechung

Eine Leiterbahn über einer durchgehenden Massefläche besitzt einen definierten Rückstrompfad. Wechselt die Leitung die Referenzebene oder kreuzt eine Aussparung, muss der Rückstrom ausweichen. Die daraus entstehende Schleifenfläche erhöht die Induktivität. Bei schnellen Flanken ist nicht die nominale Taktfrequenz allein entscheidend. Die Flankenzeit bestimmt den relevanten Frequenzanteil.

Typische Fehler im Lagenaufbau:

• Hochgeschwindigkeitssignale verlaufen über geteilten Versorgungsebenen.
• Ein Via wechselt die Signalschicht, ohne dass ein naher Rückstromübergang vorgesehen ist.
• Differentielle Paare werden durch Biegungen, Engstellen oder Via-Felder asymmetrisch.
• Die Referenzfläche enthält thermische Entlastungen oder Aussparungen unter kritischen Leitungen.
• Leitungen liegen über längere Strecken ohne definierte Referenz.
• Masseflächen werden aus Routinggründen unterbrochen.

Die Lösung ist nicht pauschal eine größere Massefläche. Die Lösung ist eine definierte elektromagnetische Umgebung über die gesamte Übertragungsstrecke.

Power-Ground-Abstand und Versorgungslagen

Versorgungs- und Masseebenen werden häufig als eng gekoppeltes Paar ausgeführt. Ein Abstand von etwa 0,1 bis 0,2 mm kann die Flächenkopplung unterstützen. Die Versorgungslagen ersetzen jedoch nicht automatisch eine geeignete Referenzebene für jede Signalschicht.

Ein Signal benötigt einen Rückstrompfad mit niedriger Impedanz. Eine Versorgungsebene kann diese Funktion übernehmen, wenn sie durchgehend ist und die Übergänge korrekt ausgelegt sind. Eine zerklüftete oder aufgeteilte Versorgungsebene erzeugt dagegen eine unkontrollierte Rückstromführung.

Bei der Stackup-Optimierung für Signalintegrität sollten die Lagen deshalb nach Funktion gruppiert werden:

• Signalschichten liegen nahe an durchgehenden Referenzebenen.
• Versorgungslagen werden mit kurzen, niederinduktiven Übergängen angebunden.
• Kritische differentielle Paare bleiben auf einer möglichst konstanten Referenz.
• Langstrecken in Innenlagen werden gegenüber Randlagen bevorzugt, wenn die elektromagnetische Abstrahlung begrenzt werden soll.
• Übergänge über Mikrovias werden geometrisch und elektrisch zusammen mit den Leitungen bewertet.

Symmetrischer Lagenaufbau gegen Verzug

Ein Hochfrequenz-Stackup muss nicht nur elektrisch funktionieren. Er muss den Pressvorgang, die Temperaturzyklen und den Lötprozess ohne unzulässige Formänderung überstehen.

Ein symmetrischer Lagenaufbau bezüglich Kerne und Prepregs ist dafür zwingend. Die Materialverteilung oberhalb und unterhalb der Mittellage muss hinsichtlich Dicke, Kupferverteilung und mechanischer Wirkung möglichst ausgeglichen sein. Andernfalls entstehen beim Pressen innere Spannungen. Die Leiterplatte kann sich verdrehen oder wölben.

Die Ursache ist nicht auf die Außenlagen beschränkt. Auch asymmetrische Kupferflächen und ungleich verteilte Signalstrukturen beeinflussen den Pressvorgang. Ein formal symmetrisches Lagenbild kann mechanisch trotzdem unausgeglichen sein, wenn auf einer Seite große Kupferflächen und auf der anderen Seite überwiegend freie Prepreg-Flächen liegen.

Für die Stackup-Entwicklung bedeutet das:

• Die Anzahl und Reihenfolge der Kernmaterialien muss oberhalb und unterhalb der Mittellage korrespondieren.
• Prepreg-Dicken müssen im gepressten Zustand betrachtet werden.
• Kupferflächen sollten über die Lagen nicht extrem einseitig verteilt sein.
• Große freie Bereiche können mit geeigneten Kupferflächen ausgeglichen werden.
• Mechanische Bohrungen und Aussparungen dürfen die Symmetrie nicht unberücksichtigt lassen.
• Der thermische Ausdehnungskoeffizient des Materialsystems muss zur Anwendung passen.

Mikrovias und mechanische Randbedingungen

Mikrovias ermöglichen dichte HDI-Strukturen und kurze vertikale Übergänge. Sie reduzieren die elektrische Länge des Übergangs und können die Signalintegrität verbessern. Sie lösen jedoch kein schlechtes Stackup.

Jedes Mikroviasystem verändert die lokale Kupferverteilung. Bei gestapelten oder versetzten Strukturen kommen zusätzliche Fertigungsgrenzen hinzu. Die Frage ist nicht nur, ob ein Mikrovias geometrisch in die CAD-Daten passt. Entscheidend ist, ob Bohrtiefe, Pad-Durchmesser, Kupferaufbau, Füllung und Lagenbezug mit dem Fertigungsprozess übereinstimmen.

Bei schnellen Signalen müssen Via-Übergänge auf folgende Effekte untersucht werden:

• zusätzliche Induktivität,
• kapazitive Pads,
• nicht verwendete Bohrlängen,
• Resonanzen durch Via-Stubs,
• Asymmetrie zwischen den Leitungen eines differentiellen Paares,
• Verschiebung des Rückstrompfades an Referenzwechseln.

Wenn ein Signal auf einer Innenlage über eine Durchkontaktierung auf eine andere Referenzebene geführt wird, ist die Platzierung der Masseverbindung am Übergang entscheidend. Ohne nahe Rückstromkopplung entsteht eine lokale Diskontinuität.

Validierung durch Testcoupons und TDR

Eine Simulation beschreibt das geplante Stackup. Die Fertigung erzeugt eine konkrete Leiterplatte. Zwischen beiden liegen Ätzprozess, Pressdruck, Harzfluss, Endkupferdicke und Materialstreuung.

Die Verifizierung erfolgt über Testcoupons auf dem Fertigungsnutzen. Diese Coupons enthalten definierte Leitungsstrukturen, die dem kritischen Stackup entsprechen. Die Messung erfolgt mittels TDR, also Zeitbereichsreflektometrie. Der Messimpuls wird in die Leitung eingespeist. Aus den Reflexionen lässt sich der zeitabhängige Impedanzverlauf ableiten.

Die TDR-Messung beantwortet mehrere Fragen:

• Liegt die Impedanz im spezifizierten Zielbereich?
• Gibt es lokale Sprünge an Übergängen?
• Ist die Leitung über ihre Länge homogen?
• Weichen differentielle Paare voneinander ab?
• Entspricht die gefertigte Geometrie dem freigegebenen Stackup?

Der Testcoupon ist allerdings nur dann aussagekräftig, wenn er die reale Leiterplattenstruktur abbildet. Ein Coupon mit anderer Lagenposition, anderem Material oder anderer Kupferdicke liefert keine belastbare Aussage für die kritische Leitung.

Messung ersetzt keine Entwurfsdisziplin

Die TDR-Prüfung findet Abweichungen. Sie korrigiert keine fehlerhafte Referenzführung, kein falsches Material und keine unbrauchbare Via-Geometrie.

Eine belastbare Prüfstrategie umfasst daher mehrere Ebenen:

1. Datenprüfung: Sind Lagen, Bohrungen, Kupferdefinitionen und Impedanzanforderungen eindeutig beschrieben?

2. Stackup-Abgleich: Stimmen die verwendeten Kern- und Prepreg-Typen mit der Fertigungsfreigabe überein?

3. Geometrieprüfung: Sind Breite, Paarabstand und Lagenabstand für die Endkupferdicke berechnet?

4. Rückstromprüfung: Bleibt die Referenzebene unter den kritischen Leitungen durchgehend?

5. Übergangsprüfung: Sind Vias, Mikrovias und Referenzwechsel in der Signalintegritätsanalyse enthalten?

6. Fertigungsprüfung: Wird der Coupon mit TDR vermessen und dem tatsächlichen Auftrag zugeordnet?

Die Datenaufbereitung muss diese Kette unterstützen. Ein Gerber-Satz ohne eindeutige Lagenbezeichnungen, ein Bohrdatensatz ohne Zuordnung oder eine Impedanzvorgabe ohne Toleranz erzeugt Interpretationsspielraum. Bei Hochfrequenzdesigns ist Interpretationsspielraum ein Produktionsrisiko.

Ein belastbares Vorgehen für das Leiterplatten-Stackup-Design

Das Leiterplatten-Stackup-Design für Hochfrequenzanwendungen sollte vor dem eigentlichen Routing festgelegt werden. Der Ablauf lässt sich in eine technische Reihenfolge bringen:

1. Schnittstellen und Flanken erfassen

Nicht jedes schnelle Signal benötigt dasselbe Stackup. Die Anforderungen ergeben sich aus Datenrate, Flankenzeit, Leitungslänge, Zielimpedanz und zulässiger Dämpfung. Eine 50-Ω-Schnittstelle und ein 100-Ω-Differenzpaar benötigen unterschiedliche Geometrien. Die Forderung muss bereits in den CAD-Daten eindeutig abgebildet sein.

2. Materialsystem auswählen

Bis etwa in den Bereich von 5 GHz kann Standard-FR-4 je nach Leitungslänge, Flankenzeit und Verlustbudget ausreichen. Oberhalb dieses Bereichs steigen die Anforderungen an das Laminat. Verlustärmere Materialien wie RO4835, RO4350B, Megtron 6 oder FR408HR können dann erforderlich werden.

Die Entscheidung muss die gesamte Leiterplatte berücksichtigen. Ein Hybridaufbau aus unterschiedlichen Materialsystemen benötigt eine definierte Pressstrategie und eine belastbare elektrische Modellierung.

3. Referenzlagen zuordnen

Jede kritische Signalschicht benötigt eine klare Referenz. Masseebenen sind dafür meist robuster als fragmentierte Versorgungsebenen. Der Abstand zwischen Signal und Referenz wird so gewählt, dass Impedanz, Leiterbahnbreite und Fertigungsfähigkeit zusammenpassen.

4. Geometrie berechnen

Die Berechnung umfasst Leiterbahnbreite, Kupferdicke, Ebenenabstand, Paarabstand und die effektive Dielektrizitätskonstante. Die Zielwerte von 50 Ω beziehungsweise 90–100 Ω werden mit der erreichbaren Fertigungstoleranz bewertet.

Ein Ergebnis aus einem Feldlöser ist nur so belastbar wie seine Eingabedaten. Verwendet die Berechnung eine nominale Materialdicke, während der Hersteller eine andere gepresste Enddicke erreicht, ist die Auslegung nicht abgeschlossen.

5. Fertigung abstimmen

Der Hersteller muss den Stackup mit konkreten Materialtypen und erreichbaren Enddicken bestätigen. Dabei werden auch Kupferaufbau, Ätzkompensation und Coupon-Struktur festgelegt. Die Impedanzspezifikation gehört in die Fertigungsunterlagen, nicht nur in die interne Layoutdokumentation.

6. Layout und DFM-Prüfung durchführen

Erst nach der Stackup-Freigabe wird das Routing finalisiert. Die Design-for-Manufacturing-Prüfung muss neben Mindestabständen und Bohrungen auch die HF-spezifischen Anforderungen bewerten:

• konstante Leiterbahngeometrie,
• definierte Referenzebenen,
• gleichbleibender Paarabstand,
• kontrollierte Via-Übergänge,
• ausreichender Abstand zu störenden Strukturen,
• keine Unterbrechungen unter kritischen Leitungen,
• symmetrische Kupferverteilung.

Typische Fehlerbilder und ihre physikalische Ursache

Zu hohe Dämpfung

Wenn ein Signal die erwartete Amplitude nicht erreicht, kann das Materialsystem die Ursache sein. Bei hohen Frequenzen steigen die dielektrischen und kupferbezogenen Verluste. Ein Wechsel von Standard-FR-4 zu einem verlustärmeren Laminat kann erforderlich sein. Die konkrete Wirkung hängt von Leitungslänge, Frequenz und Geometrie ab.

Impedanz außerhalb der Toleranz

Wenn der TDR-Wert systematisch zu niedrig oder zu hoch liegt, sind Ebenenabstand, Leiterbahnbreite, Endkupferdicke oder Materialparameter nicht passend. Eine pauschale Änderung der Leiterbahnbreite ist nur dann sinnvoll, wenn die Ursache eindeutig identifiziert ist.

Übersprechen zwischen Leitungen

Wenn zwei Leitungen zu eng gekoppelt sind oder die Referenzebene zu weit entfernt liegt, steigt die gegenseitige Beeinflussung. Differentielle Paare benötigen einen kontrollierten Abstand. Gleichzeitig darf der Paarabstand nicht isoliert betrachtet werden, weil er die differentielle Impedanz verändert.

Verzogene Leiterplatte

Wenn sich eine Multilayer-Leiterplatte nach dem Pressen oder Löten wölbt, liegt häufig ein asymmetrischer Aufbau vor. Unterschiedliche Kern- und Prepreg-Dicken, ungleiche Kupferverteilung oder ein nicht symmetrischer Lagenbezug erzeugen mechanische Spannungen.

Instabile Signalqualität an Layerwechseln

Wenn ein Signal beim Lagenwechsel eine andere Referenz sieht, verändert sich der Rückstrompfad. Vias, Pads und Bohrungen bilden dann eine elektrische Struktur mit parasitären Induktivitäten und Kapazitäten. Der Layerwechsel muss als Teil des Übertragungskanals ausgelegt werden.

Der Querschnitt entscheidet, ob die Simulation eine Produkteigenschaft oder nur eine Rechenannahme beschreibt.

Klare Entscheidung für die Praxis

Für Hochfrequenzdesigns ist ein Leiterplatten-Stackup dann belastbar, wenn fünf Bedingungen gleichzeitig erfüllt sind:

• Das Material ist für Frequenz und Verlustbudget geeignet.
• Die Signalschichten besitzen eine eng gekoppelte, durchgehende Referenz.
• Die Zielimpedanzen sind mit realen Fertigungsgeometrien erreichbar.
• Der Lagenaufbau ist mechanisch symmetrisch.
• Die gefertigte Struktur wird über geeignete Testcoupons und TDR verifiziert.

Standard-FR-4 bleibt für viele Leiterplatten eine korrekte Wahl. Oberhalb von etwa 5 GHz darf es jedoch nicht als verlustfreies Standardmedium behandelt werden. Ein verlustärmeres Laminat ist ebenfalls keine automatische Lösung. Ohne abgestimmte Geometrie, definierte Referenzebenen und Fertigungsprüfung verschiebt sich das Problem nur vom Material zur Struktur.

Der klare technische Maßstab lautet deshalb: Erst das Stackup festlegen, dann die Impedanz berechnen, anschließend die Fertigung freigeben und am Ende die reale Leiterplatte messen. Alles andere ist eine Annahme über einen Querschnitt, der möglicherweise nie gefertigt wird.